MAX1061/MAX1063：高性能10位ADC的技術(shù)剖析與應(yīng)用指南

在電子設(shè)計領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討MAXIM公司的MAX1061/MAX1063這兩款250ksps、+3V、8/4通道、10位ADC，它們具備+2.5V參考電壓和并行接口，在眾多應(yīng)用場景中展現(xiàn)出卓越的性能。

文件下載：MAX1061BEEI+.pdf

一、器件概述

MAX1061/MAX1063是低功耗的10位ADC，采用逐次逼近（SAR）轉(zhuǎn)換技術(shù)和輸入跟蹤/保持（T/H）階段，將模擬輸入信號轉(zhuǎn)換為10位數(shù)字輸出。其并行（8 + 2）輸出格式便于與標準微處理器（μPs）接口。這兩款器件具有自動掉電、快速喚醒（2μs）、片上時鐘、+2.5V內(nèi)部參考電壓等特性，并且VLOGIC引腳允許它們直接與+1.8V至+3.6V的數(shù)字電源接口。

1. 關(guān)鍵特性

• 高分辨率與線性度：10位分辨率，±0.5 LSB線性度，確保了精確的模擬 - 數(shù)字轉(zhuǎn)換。
• 單電源供電：采用+3V單電源供電，降低了電源設(shè)計的復(fù)雜度。
• 用戶可調(diào)邏輯電平：邏輯電平可在+1.8V至+3.6V之間調(diào)整，增強了與不同數(shù)字系統(tǒng)的兼容性。
• 內(nèi)部參考電壓：提供+2.5V內(nèi)部參考電壓，也支持外部參考電壓輸入。
• 軟件可配置輸入：支持單極性/雙極性和單端/偽差分操作，通過軟件配置模擬輸入多路復(fù)用器，MAX1061具有8通道單端/4通道偽差分輸入，MAX1063具有4通道單端/2通道偽差分輸入。
• 低功耗：在不同采樣率下具有較低的功耗，如250ksps時為1.9mA，100ksps時為1.0mA，10ksps時為400μA，關(guān)斷模式下為2μA。
• 小封裝尺寸：MAX1061采用28引腳QSOP封裝，MAX1063采用24引腳QSOP封裝，節(jié)省了電路板空間。

2. 應(yīng)用領(lǐng)域

這些特性使得MAX1061/MAX1063非常適合電池供電和數(shù)據(jù)采集應(yīng)用，以及對功耗和空間要求較高的其他電路，如工業(yè)控制系統(tǒng)、數(shù)據(jù)記錄、能源管理、患者監(jiān)測、數(shù)據(jù)采集系統(tǒng)和觸摸屏等。

二、電氣特性

1. 直流精度

• 分辨率：10位，能夠提供較高的精度。
• 相對精度：MAX106_A型號的INL為±0.5 LSB，MAX106_B型號為±1 LSB。
• 差分非線性：DNL在整個溫度范圍內(nèi)無丟失碼，最大為±1 LSB。
• 偏移誤差和增益誤差：偏移誤差最大為±2 LSB，增益誤差最大為±2 LSB，增益溫度系數(shù)為±2.0 ppm/°C，通道間偏移匹配最大為±0.1 LSB。

2. 動態(tài)特性

• 信號 - 噪聲加失真比（SINAD）：在50kHz輸入信號、250ksps采樣率下，SINAD為60dB。
• 總諧波失真（THD）：包括5次諧波在內(nèi)，THD為 - 72dB。
• 無雜散動態(tài)范圍（SFDR）：SFDR為72dB。
• 互調(diào)失真（IMD）：在49kHz和52kHz輸入信號下，IMD為76dB。
• 通道間串?dāng)_：在125kHz輸入信號、2.5V P - P電壓下，通道間串?dāng)_為 - 78dB。
• 全線性帶寬：SINAD > 56dB時，全線性帶寬為250kHz。
• 全功率帶寬： - 3dB滾降時，全功率帶寬為3MHz。

3. 轉(zhuǎn)換速率

• 轉(zhuǎn)換時間：外部時鐘模式下為3.3μs，外部采集/內(nèi)部時鐘模式下為2.5 - 3.5μs，內(nèi)部采集/內(nèi)部時鐘模式下為3.2 - 4.1μs。
• 跟蹤/保持采集時間：tACQ為625ns。
• 孔徑延遲：外部采集或外部時鐘模式下為50ns，內(nèi)部采集/內(nèi)部時鐘模式下小于200ps。
• 外部時鐘頻率：范圍為0.1 - 4.8MHz，占空比為30% - 70%。

4. 電源要求

• 模擬電源電壓：VDD范圍為2.7 - 3.6V。
• 數(shù)字電源電壓：VLOGIC范圍為1.8V至（VDD + 0.3V）。
• 正電源電流：在不同工作模式和采樣率下，電流有所不同，如250ksps采樣率、內(nèi)部參考時為2.3 - 2.6mA，關(guān)斷模式下為2 - 10μA。
• VLOGIC電流：250ksps采樣率、CL = 20pF時為150μA，不轉(zhuǎn)換時為2 - 10μA。
• 電源抑制比：VDD = 3V ±10%、滿量程輸入時，PSR為±0.4 - ±0.9mV。

三、工作原理

1. 單端和偽差分操作

在單端模式下，IN+內(nèi)部切換到MAX1061的CH0 - CH7通道或MAX1063的CH0 - CH3通道，IN - 切換到COM。在偽差分模式下，IN+和IN - 從模擬輸入對中選擇，僅對IN+的信號進行采樣，IN - 必須在轉(zhuǎn)換期間相對于GND保持在±0.5 LSB（最佳性能為±0.1 LSB）的穩(wěn)定范圍內(nèi)。

2. 跟蹤/保持階段

MAX1061/MAX1063的T/H階段在WR的上升沿進入跟蹤模式。在外部采集模式下，下一個WR的上升沿進入保持模式；在內(nèi)部采集模式下，寫入控制字節(jié)后時鐘的第四個下降沿進入保持模式。

3. 啟動轉(zhuǎn)換

通過寫入控制字節(jié)來啟動轉(zhuǎn)換，該控制字節(jié)選擇多路復(fù)用器通道并配置器件為單極性或雙極性操作。寫入脈沖可以啟動采集間隔或啟動采集加轉(zhuǎn)換的組合?？刂谱止?jié)中的ACQMOD位提供內(nèi)部和外部兩種采集選項，轉(zhuǎn)換周期在內(nèi)部或外部時鐘或采集模式下均持續(xù)13個時鐘周期。

4. 讀取轉(zhuǎn)換結(jié)果

標準中斷信號INT用于指示轉(zhuǎn)換結(jié)束和有效結(jié)果可用。INT在轉(zhuǎn)換完成且輸出數(shù)據(jù)準備好時變?yōu)榈碗娖?，在第一次讀取周期或?qū)懭胄驴刂谱止?jié)時返回高電平。

四、時鐘模式選擇

1. 內(nèi)部時鐘模式

選擇內(nèi)部時鐘模式可減輕微處理器運行SAR轉(zhuǎn)換時鐘的負擔(dān)。將控制字節(jié)的D7位設(shè)置為1，D6位設(shè)置為0，內(nèi)部時鐘頻率選定后，轉(zhuǎn)換時間為3.6μs。使用內(nèi)部時鐘模式時，應(yīng)將CLK引腳拉高或拉低以防止引腳浮空。

2. 外部時鐘模式

選擇外部時鐘模式時，控制字節(jié)的D6和D7位必須設(shè)置為1。推薦使用100kHz至4.8MHz的時鐘頻率，占空比為30% - 70%。不建議使用低于100kHz的時鐘頻率，因為這會導(dǎo)致T/H階段的保持電容上出現(xiàn)電壓下降，從而降低性能。

五、數(shù)字接口

1. 輸入格式

控制字節(jié)在寫入命令期間通過D7 - D0引腳鎖存到器件中。

2. 輸出格式

在單極性模式下，輸出格式為二進制；在雙極性模式下，輸出格式為二進制補碼。讀取輸出數(shù)據(jù)時，CS和RD必須為低電平。當(dāng)HBEN = 0時，讀取低8位；當(dāng)HBEN = 1時，讀取高2位。

六、應(yīng)用注意事項

1. 上電復(fù)位

上電時，內(nèi)部上電復(fù)位電路使器件處于外部時鐘模式，并將INT置高。電源穩(wěn)定后，內(nèi)部復(fù)位時間為10μs，在此期間不應(yīng)嘗試進行轉(zhuǎn)換。使用內(nèi)部參考時，VREF需要500μs才能穩(wěn)定。

2. 內(nèi)部和外部參考

MAX1061/MAX1063可以使用內(nèi)部或外部參考電壓。內(nèi)部參考提供+2.5V，允許對參考電壓進行小范圍調(diào)整（±100mV）。外部參考可以直接連接到REF或REFADJ。

3. 掉電模式

通過將轉(zhuǎn)換器置于低電流關(guān)斷狀態(tài)來節(jié)省功率?？梢允褂每刂谱止?jié)的D6和D7位選擇待機模式或關(guān)斷模式。在兩種軟件掉電模式下，并行接口保持活動，但ADC不進行轉(zhuǎn)換。

4. 最大采樣率

在4.8MHz的最大時鐘頻率下，通過每19個時鐘周期完成一次轉(zhuǎn)換，可實現(xiàn)250ksps的指定吞吐量。通過先寫入控制字開始下一次轉(zhuǎn)換的采集周期，然后從總線讀取上一次轉(zhuǎn)換的結(jié)果，可以實現(xiàn)高達300ksps的吞吐量，但數(shù)據(jù)總線在采集或轉(zhuǎn)換期間的切換可能會導(dǎo)致額外的電源噪聲，影響10位性能。

5. 布局、接地和旁路

為了獲得最佳性能，應(yīng)使用印刷電路板（PC），避免使用繞線配置。模擬和數(shù)字走線應(yīng)適當(dāng)分離，避免平行布線，數(shù)字信號路徑不應(yīng)布置在ADC封裝下方。使用單獨的模擬和數(shù)字PC板接地部分，并通過一個星點連接兩個接地系統(tǒng)。為了降低噪聲，應(yīng)確保接地返回路徑具有低阻抗且盡可能短，將數(shù)字信號遠離敏感的模擬和參考輸入。在VDD與星點接地之間使用0.1μF和4.7μF的并聯(lián)電容進行旁路，以減少電源中的高頻噪聲。

七、總結(jié)

MAX1061/MAX1063以其高性能、低功耗和靈活的配置選項，為電子工程師在各種應(yīng)用中提供了可靠的模擬 - 數(shù)字轉(zhuǎn)換解決方案。在設(shè)計過程中，我們需要充分考慮其電氣特性、工作原理和應(yīng)用注意事項，以確保器件能夠發(fā)揮最佳性能。大家在實際應(yīng)用中是否遇到過類似ADC的使用問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。