16位、80/100 MSPS ADC AD9446：性能卓越的模數(shù)轉(zhuǎn)換器

在電子設(shè)計(jì)領(lǐng)域，高精度、高速度的模數(shù)轉(zhuǎn)換器（ADC）是許多應(yīng)用的核心組件。AD9446作為一款16位的單片采樣ADC，以其出色的性能和易用性，在多種領(lǐng)域展現(xiàn)出強(qiáng)大的應(yīng)用潛力。下面，我們一起來深入了解這款優(yōu)秀的ADC。

文件下載：AD9446.pdf

一、產(chǎn)品特性

1. 高性能參數(shù)

AD9446有AD9446 - 100和AD9446 - 80兩個(gè)版本，AD9446 - 100保證了100 MSPS的采樣率。在30 MHz輸入下，不同輸入電壓和采樣率組合下有出色的信噪比（SNR）和無雜散動(dòng)態(tài)范圍（SFDR）表現(xiàn)。例如，在3.8 V p - p輸入、80 MSPS時(shí)，SNR可達(dá)83.6 dBFS；在3.2 V p - p輸入、80 MSPS時(shí)，SNR為82.6 dBFS，SFDR為89 dBc。在100 MSPS下，9.8 MHz和10.8 MHz的雙音SFDR可達(dá)95 dBFS。同時(shí)，它具有60 fsec rms抖動(dòng)，以及優(yōu)秀的線性度，典型DNL為±0.4 LSB，INL為±3.0 LSB。

2. 輸入輸出特性

它支持2.0 V p - p到4.0 V p - p的差分滿量程輸入，具有緩沖模擬輸入。輸出方面，提供LVDS輸出（ANSI - 644兼容）或CMOS輸出，并且可以進(jìn)行數(shù)據(jù)格式選擇（偏移二進(jìn)制或二進(jìn)制補(bǔ)碼），還提供輸出時(shí)鐘。

3. 電源兼容性

AD9446可在3.3 V和5 V電源下工作，這種電源兼容性使得它能適應(yīng)多種電源環(huán)境。

二、應(yīng)用領(lǐng)域

AD9446的高性能使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用，包括MRI接收器、多載波多模式蜂窩接收器、天線陣列定位、功率放大器線性化、寬帶無線、雷達(dá)、紅外成像以及通信儀器等。這些應(yīng)用場景對ADC的精度、速度和動(dòng)態(tài)范圍都有較高要求，而AD9446正好能滿足這些需求。

三、規(guī)格參數(shù)

1. DC規(guī)格

在DC規(guī)格方面，不同版本的AD9446在分辨率、精度、電壓參考、輸入噪聲等方面都有明確的參數(shù)。例如，分辨率均為16位，保證無缺失碼。偏移誤差和增益誤差在不同溫度和版本下有相應(yīng)的范圍，電壓參考輸出在特定條件下穩(wěn)定在1.6 V，輸入噪聲在25°C時(shí)為1.5 - 1.9 LSB rms。

2. AC規(guī)格

AC規(guī)格中，SNR、SINAD、ENOB、SFDR等參數(shù)隨輸入頻率和輸入電壓的變化而變化。在不同頻率輸入下，AD9446的SNR和SFDR表現(xiàn)良好，例如在10 MHz輸入、25°C時(shí)，AD9446 - 80的SNR可達(dá)81.8 dB，AD9446 - 100的SNR為79.7 dB。

3. 數(shù)字規(guī)格

數(shù)字規(guī)格涉及CMOS邏輯輸入、數(shù)字輸出位以及時(shí)鐘輸入等方面。CMOS邏輯輸入有明確的高低電平電壓和電流要求，數(shù)字輸出位在CMOS和LVDS模式下有不同的輸出電壓和特性，時(shí)鐘輸入有差分輸入電壓、共模電壓等參數(shù)。

4. 開關(guān)規(guī)格

開關(guān)規(guī)格規(guī)定了時(shí)鐘輸入和數(shù)據(jù)輸出的相關(guān)參數(shù)。最大轉(zhuǎn)換速率AD9446 - 80為80 MSPS，AD9446 - 100為100 MSPS，最小轉(zhuǎn)換速率均為1 MSPS。時(shí)鐘周期、脈沖寬度等也有相應(yīng)的要求，數(shù)據(jù)輸出有傳播延遲和流水線延遲等參數(shù)。

四、工作原理

1. 架構(gòu)設(shè)計(jì)

AD9446的架構(gòu)針對高速和易用性進(jìn)行了優(yōu)化。模擬輸入驅(qū)動(dòng)集成的高帶寬跟蹤保持電路，在16位流水線ADC核心進(jìn)行量化之前對信號進(jìn)行采樣。它還包含板載參考和輸入邏輯，可接受TTL、CMOS或LVPECL電平。數(shù)字輸出邏輯電平可通過OUTPUT MODE引腳選擇為標(biāo)準(zhǔn)3 V CMOS或LVDS（ANSI - 644兼容）。

2. 模擬輸入和參考

AD9446內(nèi)置穩(wěn)定準(zhǔn)確的0.5 V帶隙電壓參考，輸入范圍可通過改變參考電壓進(jìn)行調(diào)整。參考配置有內(nèi)部參考連接和外部參考操作兩種方式。內(nèi)部參考連接時(shí)，通過SENSE引腳的電位配置參考狀態(tài)，輸入范圍與參考電壓線性相關(guān)。外部參考操作時(shí)，將SENSE引腳連接到AVDD，禁用內(nèi)部參考，使用外部參考，但外部參考電壓最大為2.0 V。

3. 時(shí)鐘輸入

時(shí)鐘輸入對AD9446的性能至關(guān)重要。它包含時(shí)鐘占空比穩(wěn)定器（DCS），可在30% - 70%的占空比下保持較好的噪聲和失真性能。輸入時(shí)鐘信號必須是高質(zhì)量、低相位噪聲的源，建議采用差分時(shí)鐘輸入。同時(shí)，要注意時(shí)鐘抖動(dòng)對性能的影響，可通過濾波等方式優(yōu)化時(shí)鐘信號。

4. 電源考慮

電源選擇要謹(jǐn)慎，推薦使用線性直流電源。AD9446有獨(dú)立的數(shù)字和模擬電源引腳，為避免數(shù)字輸出的開關(guān)電流耦合到模擬電源，最好將AVDD1和DRVDD分開供電。每個(gè)電源引腳都應(yīng)使用0.1 μF的芯片電容進(jìn)行去耦。

5. 數(shù)字輸出

數(shù)字輸出有LVDS和CMOS兩種模式。LVDS模式下，動(dòng)態(tài)性能最佳，輸出包括互補(bǔ)的LVDS輸出、過范圍輸出和輸出數(shù)據(jù)時(shí)鐘輸出。CMOS模式下，可與2.5 V或3.3 V邏輯家族接口，但動(dòng)態(tài)性能會(huì)有輕微下降。

6. 時(shí)序

AD9446提供鎖存數(shù)據(jù)輸出，有13個(gè)時(shí)鐘周期的流水線延遲。數(shù)據(jù)輸出在CLK +上升沿后的一個(gè)傳播延遲（tPD）后可用。

五、操作模式選擇

1. 數(shù)據(jù)格式選擇

通過DFS引腳可選擇輸出數(shù)據(jù)的編碼格式，邏輯高選擇二進(jìn)制補(bǔ)碼，邏輯低選擇偏移二進(jìn)制格式。

2. 輸出模式選擇

OUTPUT MODE引腳控制數(shù)字輸出的邏輯兼容性和引腳分配。為0時(shí)為CMOS兼容，為1時(shí)為LVDS兼容。

3. 占空比穩(wěn)定器

DCS電路由DCS MODE引腳控制，邏輯低啟用，邏輯高禁用。

六、評估板

評估板可將AD9446配置為CMOS或LVDS模式，提供了操作ADC所需的支持電路。使用評估板時(shí)，要使用低相位噪聲的信號源，并對輸入信號進(jìn)行適當(dāng)濾波，以實(shí)現(xiàn)轉(zhuǎn)換器的最佳性能。LVDS模式評估板還包含LVDS - CMOS轉(zhuǎn)換器，可與高速ADC FIFO評估套件兼容。

七、總結(jié)

AD9446以其高性能、豐富的功能和良好的易用性，為電子工程師在設(shè)計(jì)高精度、高速度的模數(shù)轉(zhuǎn)換系統(tǒng)時(shí)提供了一個(gè)優(yōu)秀的選擇。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體需求，合理選擇操作模式，注意電源、時(shí)鐘等方面的設(shè)計(jì)，以充分發(fā)揮AD9446的性能優(yōu)勢。你在使用類似ADC時(shí)遇到過哪些問題呢？歡迎在評論區(qū)分享交流。