AD7276/AD7277/AD7278：高速低功耗ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們來深入了解Analog Devices公司的AD7276/AD7277/AD7278系列ADC，看看它們?cè)诟咚?、低功耗等方面的出色表現(xiàn)。

文件下載：AD7276.pdf

一、產(chǎn)品概述

AD7276/AD7277/AD7278分別是12位、10位和8位的高速、低功耗逐次逼近型ADC。它們采用單2.35V至3.6V電源供電，最高吞吐量可達(dá)3MSPS。這些ADC集成了低噪聲、寬帶寬的采樣保持放大器，能夠處理超過55MHz的輸入頻率。

產(chǎn)品特性

1. 高吞吐量與低功耗：在3MSPS的吞吐量下，3V電源供電時(shí)功耗僅為12.6mW，實(shí)現(xiàn)了高速與低功耗的完美平衡。
2. 寬輸入帶寬：在1MHz輸入頻率下，SNR可達(dá)70dB，能滿足多種應(yīng)用場(chǎng)景的需求。
3. 靈活的電源/串行時(shí)鐘速度管理：可根據(jù)不同的吞吐量要求，靈活調(diào)整電源和時(shí)鐘速度，在低吞吐量時(shí)實(shí)現(xiàn)最大的電源效率。
4. 無流水線延遲：采用標(biāo)準(zhǔn)的逐次逼近型ADC架構(gòu)，通過CS輸入精確控制采樣時(shí)刻，實(shí)現(xiàn)無流水線延遲的轉(zhuǎn)換。
5. 多種封裝形式：提供6引腳TSOT和8引腳MSOP封裝，節(jié)省電路板空間。
6. 引腳兼容：與AD7476/AD7477/AD7478和AD7476A/AD7477A/AD7478A引腳兼容，方便設(shè)計(jì)升級(jí)。

二、技術(shù)規(guī)格

動(dòng)態(tài)性能

不同型號(hào)的ADC在動(dòng)態(tài)性能上有所差異。以AD7276為例，在1MHz正弦波輸入時(shí)，A、B、Y等級(jí)的SINAD均為68dB，SNR為69dB，THD為 - 70dB等。這些指標(biāo)反映了ADC在處理信號(hào)時(shí)的抗噪聲和失真能力。

直流精度

AD7276的分辨率為12位，積分非線性（INL）最大為±1.5LSB，差分非線性（DNL）為+1.2/ - 0.99LSB等。這些參數(shù)確保了ADC在直流信號(hào)轉(zhuǎn)換時(shí)的準(zhǔn)確性。

模擬輸入

模擬輸入電壓范圍為0至VDD，直流泄漏電流最大為±1μA，輸入電容在跟蹤模式下典型值為42pF，保持模式下為10pF。

邏輯輸入輸出

邏輯輸入輸出的電壓和電流參數(shù)也有明確規(guī)定，例如輸入高電壓VINH在2.35V ≤ VDD ≤ 2.7V時(shí)為1.7V等。輸出編碼為直（自然）二進(jìn)制。

轉(zhuǎn)換速率

AD7276在14個(gè)SCLK周期（SCLK為48MHz）下，轉(zhuǎn)換時(shí)間最大為291ns，采樣保持采集時(shí)間最小為60ns，吞吐量最大為3MSPS。

功率要求

不同模式下的功率消耗不同。正常模式（靜態(tài)）下，VDD = 3.6V時(shí)，IDD典型值為1mA；正常模式（運(yùn)行）下，VDD = 2.35V至3.6V，fSAMPLE = 3MSPS時(shí)，IDD最大為5.5mA等。此外，還有部分功率下降模式和全功率下降模式，可進(jìn)一步降低功耗。

三、工作原理

電路信息

AD7276/AD7277/AD7278采用電荷再分配DAC的逐次逼近型ADC架構(gòu)。內(nèi)部集成了采樣保持放大器和串行接口，參考電壓取自電源VDD，無需外部參考，實(shí)現(xiàn)了最大的動(dòng)態(tài)輸入范圍。

轉(zhuǎn)換過程

在采集階段，采樣電容獲取VIN上的信號(hào)；轉(zhuǎn)換開始時(shí)，開關(guān)狀態(tài)改變，比較器失衡，控制邏輯和電荷再分配DAC通過增減采樣電容上的電荷量，使比較器重新平衡，完成轉(zhuǎn)換并生成輸出代碼。

四、工作模式

正常模式

適用于追求最快吞吐量的應(yīng)用。CS信號(hào)下降沿啟動(dòng)轉(zhuǎn)換，為確保器件始終保持全功率，CS必須在下降沿后至少10個(gè)SCLK下降沿后才變高。

部分功率下降模式

適用于吞吐量要求較低的應(yīng)用。在SCLK的第2至第10個(gè)下降沿之間將CS拉高，可進(jìn)入該模式，此時(shí)除偏置生成電路外，所有模擬電路均斷電。退出該模式需進(jìn)行一次虛擬轉(zhuǎn)換。

全功率下降模式

適用于吞吐量比部分功率下降模式更低的應(yīng)用。先進(jìn)入部分功率下降模式，再在下次轉(zhuǎn)換周期中，在第10個(gè)SCLK下降沿前將CS拉高，即可進(jìn)入全功率下降模式。退出時(shí)同樣需要進(jìn)行虛擬轉(zhuǎn)換。

五、串行接口與時(shí)序

串行接口

串行時(shí)鐘SCLK提供轉(zhuǎn)換時(shí)鐘并控制數(shù)據(jù)傳輸。CS信號(hào)下降沿啟動(dòng)數(shù)據(jù)傳輸和轉(zhuǎn)換過程，將采樣保持器置于保持模式，并使總線退出三態(tài)。不同型號(hào)的ADC完成轉(zhuǎn)換所需的SCLK周期數(shù)不同，如AD7276需要14個(gè)SCLK周期。

時(shí)序示例

以AD7276為例，在14個(gè)SCLK周期、fSCLK = 48MHz時(shí)，吞吐量可達(dá)3MSPS；在16個(gè)SCLK周期時(shí)，吞吐量為2.97MSPS。通過合理設(shè)置時(shí)序，可以滿足不同的應(yīng)用需求。

六、應(yīng)用提示

接地與布局

PCB設(shè)計(jì)應(yīng)將模擬和數(shù)字部分分開，使用獨(dú)立的接地平面，并在一點(diǎn)連接。避免數(shù)字線路在器件下方布線，電源線路應(yīng)使用大走線以降低阻抗。同時(shí)，要注意對(duì)快速開關(guān)信號(hào)的屏蔽，避免數(shù)字和模擬信號(hào)交叉。

性能評(píng)估

可使用評(píng)估板進(jìn)行性能評(píng)估，評(píng)估板配備了完整的測(cè)試軟件，可進(jìn)行交流（快速傅里葉變換）和直流（代碼直方圖）測(cè)試。

七、總結(jié)

AD7276/AD7277/AD7278系列ADC以其高速、低功耗、靈活的電源管理和出色的性能，為電子工程師提供了一個(gè)優(yōu)秀的選擇。無論是在通信、工業(yè)控制還是儀器儀表等領(lǐng)域，都能發(fā)揮重要作用。在實(shí)際設(shè)計(jì)中，工程師們可以根據(jù)具體的應(yīng)用需求，合理選擇型號(hào)和工作模式，充分發(fā)揮這些ADC的優(yōu)勢(shì)。你在使用類似ADC時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。