集成電路現(xiàn)今所達(dá)到的技術(shù)高度是當(dāng)初人們難以想象的。在發(fā)明集成電路的1958年.全世界半導(dǎo)體廠生產(chǎn)的晶體管總數(shù)為4710萬個,其中包括210萬個硅晶體管,其余為鍺晶體管?，F(xiàn)今一個普遍應(yīng)用的千兆位DRAM存儲器芯片中,所包含的晶體管數(shù)量就是這個數(shù)目的數(shù)百倍。1971年Intel公司研制成功的第一個微處理器芯片上有2300個MOS晶體管,其運算速度為6萬次/秒。而現(xiàn)在筆記本計算機(jī)中普遍應(yīng)用的微處理器芯片內(nèi)含數(shù)以億計的晶體管,其工作頻率可達(dá)數(shù)千兆赫。

硅微電子技術(shù)何以取得如此巨大進(jìn)步呢?分析集成電路60余年的發(fā)展歷程,可以看到有兩個基本規(guī)律推動著集成電路技術(shù)的持續(xù)快速進(jìn)步。一是器件微小型化規(guī)律,也就是器件按比例縮微原理;另一個是集成電路指數(shù)增長規(guī)律，也就是著名的摩爾定律(MooreLaw)。摩爾定律既反映作為數(shù)字化信息基礎(chǔ)的器件技術(shù)進(jìn)步特點,也反映集成電路產(chǎn)業(yè)演進(jìn)的經(jīng)濟(jì)發(fā)展特點。概括地講，器件微小型化是主導(dǎo)集成電路技術(shù)演進(jìn)的技術(shù)規(guī)律,摩爾定律則是主導(dǎo)集成電路產(chǎn)業(yè)發(fā)展的經(jīng)濟(jì)規(guī)律;前者是集成電路制造技術(shù)持續(xù)快速創(chuàng)新之路.而后者則是集成電路產(chǎn)品及市場持續(xù)快速擴(kuò)展之路。這兩個客觀規(guī)律反映了集成電路發(fā)展具有強烈技術(shù)驅(qū)動和市場牽引,兩者密切結(jié)合造就了當(dāng)代微電子技術(shù)持續(xù)迅速發(fā)展的奇跡。

1.3.1 器件微小型化規(guī)律按比例縮微原理

器件微小型化是集成電路技術(shù)進(jìn)步的關(guān)鍵與內(nèi)在動力。表1.1所列硅集成電路工藝特征尺寸在1970一2014年間的演變，有力地證明這一突出特點。提高集成密度是集成電路技術(shù)進(jìn)步的首要目標(biāo)。表1.1展示,隨著加工工藝特征尺寸縮微，集成電路典型產(chǎn)品之一動態(tài)隨機(jī)存儲器(DRAM)的存儲容量呈幾何級數(shù)上升。1970年以當(dāng)時的10pm加工技術(shù)研制成功1千位DRAM,而在35年后的2005年，用80~90 nm工藝,已經(jīng)可以生產(chǎn)1千兆位DRAM存儲器。器件尺寸縮小100余倍,集成度增長100萬倍。在集成電路發(fā)明初期,其中一個晶體管所占面積在平方毫米量級，現(xiàn)今先進(jìn)集成電路芯片中一個晶體管所占面積可縮小到0.1m2以下，面積縮小1000萬倍以上。目前DRAM器件密度每平方厘米超過1千兆位，微處理器芯片集成密度可達(dá)每平方厘米數(shù)億個晶體管。2017年IEDM會議上Intel公司發(fā)布的10nm高性能、低功耗邏輯芯片中，晶體管密度達(dá)1億/平方毫米。雖然自20世紀(jì)90年代中期以來隨著制造技術(shù)升級換代，VLSI器件集成度與速度等功能呈指數(shù)式增長，但歷代DRAM和MPU成熟產(chǎn)品的芯片面積基本相近,甚至有所減小,以求提高成品率與降低成本。DRAM存儲器自數(shù)十兆位至數(shù)千兆位產(chǎn)品，芯片面積一直約為1cm2，MPU芯片面積也一直在1~2cm2范圍?？梢院喡缘卣f，集成電路是"以小求大"的技術(shù)。因此，集成電路技術(shù)在以"超大"、"甚大"等越來越大詞語形容的同時，也常以"微米"、"亞微米"、"深亞微米"、"90、65、45、32、22、14、10...納米"等越來越小的尺寸為標(biāo)志?，F(xiàn)今集成芯片能造技術(shù)已進(jìn)入亞10nm,甚至亞5nm器件結(jié)構(gòu)與工藝研究開發(fā)的新階段。

單元器件尺寸縮微，不僅提高芯片集成度,還可以全面提高集成電路的各種性能和功能。圖1.4顯示器件微小型化與集成電路各種性能之間的密切關(guān)系。單元器件尺寸越小,集成電路的傳輸速度就越快。邏輯芯片晶體管的本征延時從早期10-s量級，已縮短至10-12s及更小的量級。越來越多和越來越快的晶體管集成在芯片上，就使集成電路具有越來越強的功能。器件尺寸縮圖1.4 器件微小型化集成電路迅速進(jìn)步之源小和集成度提高還可導(dǎo)致晶體管功耗降低和電路可靠性上升。單元器件微小型化與硅片直徑增大，必然有利于提高集成電路生產(chǎn)效率和降低芯片生產(chǎn)成本。以300mmm硅片上65 nm工藝技術(shù)為例,單一硅片上制造的晶體管數(shù)量可高達(dá)數(shù)千億，其單一芯片的價格就可能比上一代技術(shù)產(chǎn)品降低。由器件尺寸縮微產(chǎn)生的這些變化，又為集成電路擴(kuò)展應(yīng)用開拓日益寬廣道路。因此,持續(xù)不斷地實現(xiàn)單元器件微小型化，就成為集成電路技術(shù)的"多快好省"發(fā)展之路。毫不夸張地說，集成芯片技術(shù)是以小求大、以小求快、以小求精、以小求廣的高技術(shù)。

MOS器件按比例縮微原理是實現(xiàn)器件微小型化的主要依據(jù)。1974年IBM公司的Dennard等人提出這一原理[。如果MOS晶體管的幾何尺寸都按一定比例縮小，按相同比例降低電源電壓，并相應(yīng)調(diào)節(jié)襯底摻雜濃度,則器件的集成度、速度等性能將按比例提升，而電場強度和功耗密度可以保持不變。雖然雙極型器件由于pn結(jié)的導(dǎo)通閾值電壓值基本恒定,與MOS器件顯著不同,但尺寸縮微也同樣可使集成度增加、速度增快。器件尺寸縮小也必然導(dǎo)致產(chǎn)生許多影響其性能的新效應(yīng)(如短溝道效應(yīng)、熱電子效應(yīng)等)，以及一系列工藝和材料難題,但通過器件物理研究和制造工藝技術(shù)創(chuàng)新、器件設(shè)計優(yōu)化,能夠不斷研制性能優(yōu)異的更小晶體管和功能更強的集成芯片。

集成電路進(jìn)入納米CMOS發(fā)展階段后,器件縮微規(guī)律發(fā)生變化。此前至0.1um技術(shù)代,集成電路芯片一直按照傳統(tǒng)縮微途徑，即Dennard等人闡述的按比例縮微規(guī)律,逐步升級換代。芯片集成度與性能提高幾乎完全依賴于尺寸縮微。納米CMOS器件縮微則更加需要由材料、結(jié)構(gòu)創(chuàng)新促成的等效縮微技術(shù)，以提高溝道載流子遷移率、增強柵介質(zhì)電容耦合效應(yīng)等器件性能。應(yīng)變溝道技術(shù)、高k介質(zhì)與金屬柵工藝、多柵立體結(jié)構(gòu)晶體管等,先后為納米CMOS集成電路芯片縮微技術(shù)注入新活力。

1.3.2 集成器件指數(shù)增長規(guī)律摩爾定律

美國著名集成電路科學(xué)家和企業(yè)家G.Mo0re博士早在1965年,曾根據(jù)19591965年間統(tǒng)計數(shù)字,總結(jié)出一個集成電路發(fā)展趨勢的規(guī)律:單個集成電路芯片上所包含的晶體管數(shù)目每過1年就會增加1倍,而每個晶體管的成本下降約一半。這就是著名的摩爾定律的最初表述[18]。后來根據(jù)實際情況變化,摩爾定律的表述改為每18個月或每兩年集成度增長1倍?；仡櫡治?965年以來半個多世紀(jì)半導(dǎo)體產(chǎn)業(yè)變化,集成電路的演變確實展現(xiàn)了這一規(guī)律。摩爾定律實質(zhì)上說明集成電路發(fā)展遵循指數(shù)增長規(guī)律。實際上，歷史上許多新興技術(shù)產(chǎn)品,在一定發(fā)展階段往往都以某種指數(shù)規(guī)律增長。集成電路的獨特之處在于，其發(fā)展變化速度之快,持續(xù)時間之長，及其應(yīng)用范圍擴(kuò)展、滲透、影響之廣，在現(xiàn)代技術(shù)發(fā)展歷史上很難找到與之可比者。

摩爾定律反映了集成電路技術(shù)的快速發(fā)展,其根源在于集成電路應(yīng)用迅猛擴(kuò)展所形成的強烈市場牽引。隨著集成電路技術(shù)進(jìn)步而迅速發(fā)展的計算機(jī)、通信互聯(lián)、自動化、數(shù)字化多媒體、人工智能等電子信息產(chǎn)業(yè),又推動半導(dǎo)體技術(shù)不斷升級換代,提供集成度更高、速度更快、可靠性更好、功能更強的集成電路產(chǎn)品。以硅存儲器芯片為例,1967年研制成功64位MOS存儲器,為半導(dǎo)體存儲器替代此前普遍應(yīng)用的磁芯存儲器開辟了道路。此后一代又一代更高密度存儲芯片面世，現(xiàn)今已可提供千兆位存儲器芯片，在各種電子設(shè)備中得到越來越普遍的應(yīng)用。硅微電子技術(shù)不斷提供的多種多樣的集成電路創(chuàng)新產(chǎn)品,促使數(shù)字化技術(shù)越來越廣泛應(yīng)用到經(jīng)濟(jì)、文化、科技等各種領(lǐng)域

摩爾定律與器件微小型化密切相關(guān),其技術(shù)基礎(chǔ)正是器件按比例縮微原理。圖1.5以40年間集成芯片實際演變數(shù)據(jù),揭示這兩個影響微電子技術(shù)進(jìn)步規(guī)律之間的內(nèi)在關(guān)系。該圖依據(jù)Intel公司發(fā)布的數(shù)據(jù)[19]，顯示1971一2010年間微處理器芯片集成度與工作頻率隨器件最小工藝尺寸的變化。在器件特征40年間源于工藝技術(shù)持續(xù)進(jìn)步，促使單元尺寸器件尺寸縮微，由10pm逐步減小到32nm,從而使微處理器產(chǎn)品持續(xù)升級換代,經(jīng)歷約20代變遷，芯片集成的晶體管00數(shù)由2.3X103個增加到約1.2X109個，10工作頻率由約1.1X10H2上升到約3.5X109Hz。同一期間DRAM存儲容量由4千位逐步上升到4千兆位，集成度提0.1高100萬倍。正是由于器件微小型化,促使產(chǎn)品性能持續(xù)提高與相對價格不斷下降,從而造就了集成電路日益增長的廣泛應(yīng)用和市場擴(kuò)展。在集成電路技術(shù)發(fā)展中,新技術(shù)、新產(chǎn)品的研究開發(fā)、生產(chǎn)、應(yīng)用和市場擴(kuò)展之間存在著強烈正反饋互動作用。器件微小型化原理與摩爾定律相結(jié)合，促使集成電路性能/價格比呈指數(shù)式大幅度增長，這可以說是微電子技術(shù)發(fā)展模式的突出特點,因而引發(fā)電子信息技術(shù)革命。對于器件縮微原理及相關(guān)因素，本書第7章將作進(jìn)一步討論。

硅集成電路技術(shù)的活力，不僅在于其性能和功能迅速增長，還在于其性價比大幅提升。步討論單個晶體管的平均價格持續(xù)下降,每5年降低約一個數(shù)量級，1968年約為1美元，1998年降到了10美元。往往新一代集成電路在進(jìn)入大批量生產(chǎn)后，其成熟產(chǎn)品市場價格就逐漸下降到與上一代產(chǎn)品相近的水平，即平均單個晶體管價格下降速率幾乎與集成度的上升速率相近,因而使集成電路產(chǎn)品得到越來越廣泛應(yīng)用。所以,在集成電路發(fā)展道路上，有如存在一種內(nèi)在的"反通貨膨脹規(guī)律"，形成微電子技術(shù)演進(jìn)與經(jīng)濟(jì)發(fā)展的良性互動態(tài)勢。集成技術(shù)產(chǎn)品具有先進(jìn)性和普及性的雙重屬性,每一代集成芯片總是始于電子產(chǎn)品創(chuàng)新，終獲普及應(yīng)用。器件縮微技術(shù)進(jìn)步造就集成芯片升級換代，單元器件成本下降導(dǎo)致集成芯片性價比上升,兩者正是摩爾定律相互關(guān)聯(lián)的基本內(nèi)涵。

近年器件縮微受到多種材料與工藝難題限制,納米CMOS集成芯片升級換代步伐趨緩。在這種背景下人們對摩爾定律是否仍在起作用議論紛紛。有人提出，摩爾定律已止于28nm技術(shù)代[29]。這種觀點認(rèn)為,雖然28nm技術(shù)代之后，應(yīng)用立體多柵晶體管等新技術(shù)，集成芯片繼續(xù)升級,晶體管集成度仍在倍增,但器件可比制造成本已轉(zhuǎn)為上升，因而已偏離摩爾定律的基本內(nèi)涵。持此觀點者依據(jù)成本計算認(rèn)為，在二維晶體管集成芯片升級換代演變中,晶體管制造成本持續(xù)顯著下降,自90nm至28 nm,每百億門電路成本由4.01美元降到1.30美元，而自22nm開始到7nm技術(shù)代的立體多柵集成芯片，晶體管制造成本轉(zhuǎn)為逐代上升,每百億門電路成本由1.42美元可能逐漸增加到1.52美元[29]。但也有研究者認(rèn)為，立體柵器件集成芯片縮微技術(shù)仍具有提高性價比潛力。應(yīng)更全面地分析摩爾定律的歷史與趨勢。實際上，作為概括集成電路產(chǎn)業(yè)發(fā)展特點的一種經(jīng)濟(jì)規(guī)律，總是隨著集成電路與信息產(chǎn)業(yè)演變而變化。近年提出的"More Moore"(MM)和"More than Moore"(MtM)，就是為了適應(yīng)縮微技術(shù)難度上升而擴(kuò)展市場需求，促進(jìn)半導(dǎo)體技術(shù)與產(chǎn)業(yè)多向演進(jìn)的新業(yè)態(tài)。