Zilog eZ80L92 MCU：功能特性與應(yīng)用詳解

在嵌入式系統(tǒng)設(shè)計領(lǐng)域，微控制器（MCU）扮演著至關(guān)重要的角色。今天我們要深入探討的是 Zilog 公司的 eZ80L92 MCU，它作為 eZ80Acclaim!? 系列 Flash 微控制器的一員，具備諸多卓越特性，適用于工業(yè)控制、嵌入式通信和銷售點(diǎn)終端等多種應(yīng)用場景。

文件下載：EZ80L92AZ050EC.pdf

一、架構(gòu)概述

1.1 基本特性

eZ80L92 MCU 是一款高速單周期指令提取微控制器，最高時鐘速度可達(dá) 50 MHz。它支持 Z80? 兼容尋址模式（64 KB）或完整的 24 位尋址模式（16 MB），豐富的外設(shè)集使其能滿足多樣化的應(yīng)用需求。其特性包括單周期指令提取、高性能流水線 eZ80? CPU 核心、低功耗特性（如 SLEEP 模式、HALT 模式和選擇性外設(shè)掉電控制）、兩個獨(dú)立波特率發(fā)生器的通用異步收發(fā)器（UARTs）、獨(dú)立時鐘速率發(fā)生器的串行外設(shè)接口（SPI）、獨(dú)立時鐘速率發(fā)生器的 I2C 接口、符合紅外數(shù)據(jù)協(xié)會（IrDA）標(biāo)準(zhǔn)的紅外編碼器/解碼器等。

1.2 框圖與引腳描述

從框圖來看，eZ80L92 MCU 包含實(shí)時時鐘和振蕩器、eZ80 CPU、中斷控制器、芯片選擇和等待狀態(tài)發(fā)生器等多個模塊。其采用 100 引腳 LQFP 封裝，每個引腳都有特定的功能。例如，地址總線引腳（ADDR0 - ADDR23）在正常操作時作為輸出，用于選擇內(nèi)存或 I/O 空間的位置；數(shù)據(jù)總線引腳（DATA0 - DATA7）用于在 I/O 和內(nèi)存設(shè)備之間傳輸數(shù)據(jù)。

二、eZ80 CPU 核心

2.1 特性與指令集

eZ80 CPU 是首款支持 16 MB 線性尋址的 8 位微處理器，其指令集是 Z80 和 Z180 CPU 指令集的超集，Z80 和 Z180 程序在 eZ80 CPU 上無需或只需少量修改即可運(yùn)行。它具有代碼與 Z80 和 Z180 產(chǎn)品兼容、24 位線性地址空間、單周期指令提取、流水線提取、解碼和執(zhí)行等特性。此外，還新增了四條塊傳輸指令（INDRX、INIRX、OTDRX、OTIRX），以及四條改進(jìn)的塊傳輸指令（IND2R、INI2R、OTD2R、OTI2R），提升了數(shù)據(jù)傳輸性能。

2.2 復(fù)位與低功耗模式

復(fù)位操作由 RESET 控制器提供一致的系統(tǒng)復(fù)位功能，可由外部 RESET 引腳斷言、看門狗定時器（WDT）超時、實(shí)時時鐘鬧鐘（eZ80 CPU 處于低功耗 SLEEP 模式時）和調(diào)試 RESET 命令觸發(fā)。低功耗模式包括 SLEEP 模式和 HALT 模式。SLEEP 模式下，主晶體振蕩器和系統(tǒng)時鐘被禁用，eZ80 CPU 空閑，但 32 kHz 晶體振蕩器繼續(xù)運(yùn)行，可通過外部 RESET 引腳、實(shí)時時鐘鬧鐘、WDT 超時或調(diào)試 RESET 命令喚醒。HALT 模式下，主晶體振蕩器和系統(tǒng)時鐘繼續(xù)運(yùn)行，eZ80 CPU 空閑，可通過非屏蔽中斷（NMI）、屏蔽中斷、外部 RESET 引腳、WDT 超時或調(diào)試 RESET 命令喚醒。此外，還可通過時鐘外設(shè)掉電寄存器禁用未使用的片上外設(shè)的系統(tǒng)時鐘，以降低功耗。

三、外設(shè)功能

3.1 通用輸入/輸出（GPIO）

eZ80L92 MCU 具有 24 個 GPIO 引腳，分為三個 8 位端口（Port B、Port C 和 Port D）。每個端口的操作模式由四個 8 位寄存器（Port x Data Register、Port x Data Direction Register、Port x Alternate Register 1 和 Port x Alternate Register 2）控制，可配置為標(biāo)準(zhǔn)數(shù)字輸入/輸出、開漏/開源輸出、中斷輸入等多種模式。

3.2 中斷控制器

中斷控制器將內(nèi)部外設(shè)和外部設(shè)備的中斷請求信號路由到 eZ80 CPU?？煞譃榭善帘沃袛嗪头瞧帘沃袛??？善帘沃袛嗍褂?eZ80 CPU 的向量中斷功能，根據(jù)優(yōu)先級排列中斷源。非屏蔽中斷由 NMI 引腳的低電平輸入觸發(fā)，優(yōu)先級高于所有可屏蔽中斷。

3.3 芯片選擇和等待狀態(tài)

該 MCU 生成四個芯片選擇信號，每個芯片選擇可獨(dú)立編程以訪問內(nèi)存或 I/O 空間。內(nèi)存芯片選擇可在 64 KB 邊界上獨(dú)立編程，I/O 芯片選擇可選擇 256 字節(jié)的 I/O 空間部分。每個芯片選擇還可編程設(shè)置最多 7 個等待狀態(tài)，以提供外部設(shè)備完成讀寫操作所需的額外時鐘周期。

3.4 看門狗定時器（WDT）

WDT 用于保護(hù)系統(tǒng)免受軟件故障、電源故障等問題的影響。它具有四個可編程超時周期（21?、222、22? 和 22? 時鐘周期）、兩個可選時鐘源（系統(tǒng)時鐘或?qū)崟r時鐘源）和可選的超時響應(yīng)（復(fù)位或非屏蔽中斷）。

3.5 可編程重載定時器（PRT）

MCU 具有六個 PRT，每個 PRT 包含一個 16 位遞減計數(shù)器和一個 16 位重載寄存器。每個定時器可獨(dú)立配置為單通或連續(xù)模式，可選擇時鐘源，并可產(chǎn)生中斷信號。

3.6 實(shí)時時鐘（RTC）

RTC 可保持秒、分鐘、小時、星期幾、日期、月份、年份和世紀(jì)的計數(shù)，采用 24 小時格式。其計數(shù)格式可在二進(jìn)制和二進(jìn)制編碼十進(jìn)制（BCD）操作之間選擇，在 BCD 操作啟用時可自動補(bǔ)償閏年。RTC 可由外部 32 kHz 片上振蕩器或 50/60 Hz 電源線頻率輸入驅(qū)動，并支持電池備份。

3.7 通用異步收發(fā)器（UART）

UART 模塊實(shí)現(xiàn)了支持各種異步通信協(xié)議的邏輯，包括 5 - 8 位數(shù)據(jù)傳輸、奇偶校驗(yàn)位生成和檢測、起始和停止位生成和檢測等功能。它還提供了兩個獨(dú)立的 16 字節(jié)深度的 FIFO 用于傳輸和接收。

3.8 紅外編碼器/解碼器

該模塊與片上 UART0 集成，允許與符合 IrDA 物理層規(guī)范版本 1.3 的紅外收發(fā)器進(jìn)行通信。它支持半雙工通信，波特率由 UART 波特率發(fā)生器設(shè)置，范圍從 9600 bps 到 115.2 Kbps。

3.9 串行外設(shè)接口（SPI）

SPI 是一個同步接口，支持全雙工、同步和面向字符的通信。它可配置為主設(shè)備或從設(shè)備，通過四條線（MISO、MOSI、SCK 和 SS）進(jìn)行數(shù)據(jù)傳輸。

3.10 I2C 串行 I/O 接口

I2C 接口是一個兩線通信接口，可在主發(fā)送、主接收、從發(fā)送和從接收四種模式下操作。它支持高達(dá) 100 Kbps 的標(biāo)準(zhǔn)模式或 400 Kbps 的快速模式，具有時鐘同步、總線仲裁等功能。

3.11 Zilog 調(diào)試接口（ZDI）

ZDI 提供了一個內(nèi)置的調(diào)試接口，可用于檢查和修改內(nèi)部寄存器、內(nèi)存，設(shè)置斷點(diǎn)，單步執(zhí)行用戶程序等。它支持雙向串行協(xié)議，通過兩線接口與 ZPAK II 仿真器連接。

四、電氣特性

4.1 絕對最大額定值

包括環(huán)境溫度、存儲溫度、引腳電壓、總功耗、最大電流等參數(shù)的限制，操作時需確保不超過這些額定值，以保證設(shè)備的可靠性。

4.2 DC 特性

如電源電壓、輸入輸出電壓、輸入泄漏電流、功耗等參數(shù)，這些特性對于設(shè)計電源電路和評估系統(tǒng)功耗非常重要。

4.3 AC 特性

涵蓋系統(tǒng)時鐘周期時間、高低時間、上升和下降時間等參數(shù)，以及外部內(nèi)存讀寫、I/O 讀寫、等待狀態(tài)等操作的時序要求。

五、總結(jié)

Zilog eZ80L92 MCU 憑借其豐富的功能特性和良好的電氣性能，為嵌入式系統(tǒng)設(shè)計提供了強(qiáng)大的支持。無論是在工業(yè)控制、嵌入式通信還是銷售點(diǎn)終端等領(lǐng)域，都能發(fā)揮其優(yōu)勢。電子工程師在設(shè)計過程中，可根據(jù)具體應(yīng)用需求，合理配置和使用該 MCU 的各種功能，以實(shí)現(xiàn)高效、穩(wěn)定的系統(tǒng)設(shè)計。同時，在實(shí)際應(yīng)用中，還需注意其電氣特性和時序要求，確保系統(tǒng)的正常運(yùn)行。

大家在使用 eZ80L92 MCU 過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。