探秘SCF5249集成ColdFire?微處理器：性能與應(yīng)用的深度剖析

在電子工程領(lǐng)域，微處理器的性能和功能對(duì)于產(chǎn)品的成功至關(guān)重要。今天，我們將深入探討Freescale Semiconductor的SCF5249集成ColdFire?微處理器，從其特點(diǎn)、功能到電氣特性，全方位解析這款處理器的魅力。

文件下載：SCF5249LAG120.pdf

1. 處理器概述

SCF5249最初設(shè)計(jì)用于MP3音樂(lè)播放器，尤其是便攜式MP3 CD播放器，作為系統(tǒng)控制器/解碼器。它采用32位ColdFire核心，配備增強(qiáng)型乘法累加（EMAC）單元，為MP3解碼、文件管理和系統(tǒng)控制所需的控制代碼和信號(hào)處理提供了最佳性能和代碼密度。同時(shí)，它還具備低功耗特性，如硬連線CD ROM解碼器、先進(jìn)的0.18um CMOS工藝技術(shù)、1.8V核心電源和片上96KByte SRAM。MP3解碼所需的CPU帶寬不到20MHz，并且可以在片上SRAM中運(yùn)行，僅在數(shù)據(jù)輸入和輸出時(shí)進(jìn)行外部訪問(wèn)。

此外，SCF5249還是一款出色的通用系統(tǒng)控制器，在140MHz的頻率下，性能超過(guò)125 Dhrystone 2.1 MIPS，且價(jià)格極具競(jìng)爭(zhēng)力。其集成的外設(shè)和EMAC單元使其在某些應(yīng)用中可以替代微控制器和DSP。大多數(shù)外設(shè)引腳還可以重新映射為通用I/O引腳。

1.1 可選部件編號(hào)

1.2 處理器特性

SCF5249集成了一個(gè)運(yùn)行在140MHz的V2 ColdFire?處理器核心，并配備了以下模塊：

• DMA控制器：具有4個(gè)DMA通道，支持雙地址和單地址傳輸，具備32位數(shù)據(jù)傳輸能力，可實(shí)現(xiàn)內(nèi)存到內(nèi)存的傳輸，并具有中斷功能。
• 增強(qiáng)型乘法累加單元（EMAC）：支持32x32位和16x16位操作數(shù)的單周期乘法累加運(yùn)算，支持有符號(hào)、無(wú)符號(hào)、整數(shù)和定點(diǎn)小數(shù)輸入操作數(shù)，擁有四個(gè)48位累加器。
• 8-KByte直接映射指令緩存：時(shí)鐘頻率加倍，與微處理器核心速度匹配，具備刷新功能，非阻塞緩存可快速訪問(wèn)關(guān)鍵代碼和數(shù)據(jù)。
• 96-KByte SRAM：分為兩個(gè)存儲(chǔ)體，SRAM0（32K）和SRAM1（64K），可提供單周期訪問(wèn)關(guān)鍵代碼和數(shù)據(jù)，支持DMA對(duì)SRAM1的請(qǐng)求。
• 音頻接口：支持IEC958輸入和輸出，提供四個(gè)串行Philips IIS/Sony EIAJ接口，支持主從操作。
• CD文本接口：允許CD子代碼接口（僅發(fā)送器）。
• 雙通用同步/異步接收器/發(fā)送器（雙UART）：全雙工操作，具備波特率發(fā)生器、調(diào)制解調(diào)器控制信號(hào)和DMA中斷能力。
• 排隊(duì)串行外設(shè)接口（QSPI）：可編程隊(duì)列支持多達(dá)16次傳輸，無(wú)需用戶干預(yù)，支持8至16位的傳輸大小，支持多種波特率，具備可編程延遲和時(shí)鐘相位極性。
• 雙16位通用多模式定時(shí)器：時(shí)鐘源可從外部、CPU時(shí)鐘/2和CPU時(shí)鐘/32中選擇，具有8位可編程預(yù)分頻器，具備處理器中斷能力。
• IDE/智能媒體接口：允許直接連接到IDE硬盤驅(qū)動(dòng)器或其他IDE外設(shè)。
• 模擬/數(shù)字轉(zhuǎn)換器：12位分辨率，4個(gè)多路復(fù)用輸入。
• 閃存卡接口：支持Sony MemoryStick兼容設(shè)備和SD卡等閃存媒體。
• 雙I2C接口：支持EEPROM、LCD控制器、A/D轉(zhuǎn)換器、鍵盤等設(shè)備的芯片間總線接口，具備主從模式和多主支持。
• 系統(tǒng)調(diào)試支持：提供實(shí)時(shí)指令跟蹤、背景調(diào)試模式、調(diào)試異常處理能力和實(shí)時(shí)調(diào)試支持。
• 系統(tǒng)接口：無(wú)膠合總線接口，支持四個(gè)芯片選擇和DRAMC，具備可編程中斷控制器和44個(gè)可編程通用輸入、46個(gè)可編程通用輸出（160 MAPBGA封裝）。
• 時(shí)鐘：時(shí)鐘倍增PLL，可編程頻率。
• 電源：1.8V核心，3.3V I/O。
• 封裝：160引腳MAPBGA封裝（140 MHz合格）和144引腳QFP封裝（120 MHz合格）。

2. 功能模塊詳解

2.1 ColdFire V2核心

ColdFire V2核心由兩個(gè)獨(dú)立的、解耦的流水線結(jié)構(gòu)組成，以最大化性能并最小化核心尺寸。指令獲取流水線（IFP）是一個(gè)兩級(jí)流水線，用于預(yù)取指令。預(yù)取的指令流隨后進(jìn)入兩級(jí)操作數(shù)執(zhí)行流水線（OEP），該流水線解碼指令、獲取所需操作數(shù)并執(zhí)行所需功能。由于IFP和OEP流水線通過(guò)一個(gè)作為FIFO隊(duì)列的指令緩沖區(qū)解耦，IFP可以在OEP實(shí)際使用指令之前預(yù)取指令，從而最大限度地減少等待指令的時(shí)間。OEP采用傳統(tǒng)的RISC數(shù)據(jù)路徑，具有雙讀端口寄存器文件和算術(shù)邏輯單元（ALU）。

2.2 DMA控制器

SCF5249提供四個(gè)完全可編程的DMA通道，用于快速數(shù)據(jù)傳輸。支持單地址和雙地址模式，具備編程突發(fā)和周期竊取功能。數(shù)據(jù)傳輸可選擇8、16、32或128位。支持打包和解包操作。兩個(gè)內(nèi)部音頻通道和雙UART可以與DMA通道一起使用，所有通道都可以執(zhí)行內(nèi)存到內(nèi)存的傳輸。DMA控制器具有用戶可選擇的24位或16位計(jì)數(shù)器和可編程的DMA異常處理程序，但不支持外部請(qǐng)求。

2.3 增強(qiáng)型乘法和累加模塊（EMAC）

集成的EMAC單元提供了一組通用的DSP操作，并增強(qiáng)了ColdFire架構(gòu)中的整數(shù)乘法指令。EMAC在三個(gè)相關(guān)領(lǐng)域提供功能：更快的有符號(hào)和無(wú)符號(hào)整數(shù)乘法、支持有符號(hào)和無(wú)符號(hào)操作數(shù)的新乘法累加操作以及新的雜項(xiàng)寄存器操作。支持16x16和32x32乘法以及48位累加，同時(shí)支持有符號(hào)和無(wú)符號(hào)整數(shù)以及有符號(hào)定點(diǎn)小數(shù)輸入操作數(shù)的全套擴(kuò)展。EMAC對(duì)32x32位乘法指令采用單時(shí)鐘發(fā)出，并實(shí)現(xiàn)了四級(jí)執(zhí)行流水線。

2.4 指令緩存

指令緩存通過(guò)在單個(gè)時(shí)鐘周期內(nèi)為執(zhí)行單元提供緩存的指令來(lái)提高系統(tǒng)性能。SCF5249處理器使用8K字節(jié)的直接映射指令緩存，在140 MHz下可實(shí)現(xiàn)125 MIPS的性能。緩存通過(guò)物理地址訪問(wèn)，每個(gè)16字節(jié)的行由一個(gè)地址標(biāo)簽和一個(gè)有效位組成。指令緩存還包括一個(gè)用于16位和8位端口大小的突發(fā)接口，以快速填充緩存行。

2.5 內(nèi)部96-KByte SRAM

96-KByte的片上SRAM分為兩個(gè)存儲(chǔ)體，SRAM0（32K）和SRAM1（64K），為ColdFire核心提供單時(shí)鐘周期訪問(wèn)。該SRAM可以存儲(chǔ)處理器堆棧和關(guān)鍵代碼或數(shù)據(jù)段，以最大限度地提高性能。第二個(gè)存儲(chǔ)體的內(nèi)存可以在DMA下訪問(wèn)。

2.6 DRAM控制器

SCF5249 DRAM控制器為多達(dá)兩個(gè)DRAM存儲(chǔ)體提供無(wú)膠合接口，每個(gè)存儲(chǔ)體最大可達(dá)32 MBytes。控制器支持16位數(shù)據(jù)總線，獨(dú)特的尋址方案允許在不重新布線地址線和電路板的情況下增加系統(tǒng)內(nèi)存大小?？刂破骺稍陧?yè)面模式、非頁(yè)面模式和突發(fā)頁(yè)面模式下操作，并支持SDRAM。

2.7 系統(tǒng)接口

SCF5249提供與16位端口大小的SRAM、ROM和外圍設(shè)備的無(wú)膠合接口，可獨(dú)立可編程控制芯片選擇和寫使能信號(hào)的斷言和否定。同時(shí)，它還支持突發(fā)ROM。

2.8 外部總線接口

總線接口控制器在ColdFire核心或DMA與內(nèi)存、外設(shè)或外部總線上的其他設(shè)備之間傳輸信息。外部總線接口提供23位地址總線空間、16位數(shù)據(jù)總線、輸出使能和讀寫信號(hào)，實(shí)現(xiàn)了支持突發(fā)操作的擴(kuò)展同步協(xié)議。

2.9 串行音頻接口

SCF5249數(shù)字音頻接口提供四個(gè)串行Philips IIS/Sony EIAJ接口。一個(gè)接口為4針（1位時(shí)鐘、1字時(shí)鐘、1數(shù)據(jù)輸入、1數(shù)據(jù)輸出），其他三個(gè)接口為3針（1位時(shí)鐘、1字時(shí)鐘、1數(shù)據(jù)輸入或輸出）。串行接口對(duì)最小采樣頻率沒(méi)有限制，最大采樣頻率由位時(shí)鐘輸入的最大頻率決定，為內(nèi)部系統(tǒng)時(shí)鐘頻率的1/3。

2.10 IEC958數(shù)字音頻接口

SCF5249有兩個(gè)數(shù)字音頻輸入接口和一個(gè)數(shù)字音頻輸出接口。有四個(gè)數(shù)字音頻輸入引腳和兩個(gè)數(shù)字音頻輸出引腳。內(nèi)部多路復(fù)用器選擇四個(gè)輸入之一作為數(shù)字音頻輸入接口。一個(gè)數(shù)字音頻輸出接口有兩個(gè)IEC958輸出，一個(gè)輸出攜帶專業(yè)“c”通道，另一個(gè)攜帶消費(fèi)“c”通道，其余數(shù)據(jù)相同。IEC958輸出可以采用內(nèi)部IEC958發(fā)生器的輸出，也可以多路復(fù)用四個(gè)IEC958輸入之一。

2.11 音頻總線

音頻接口連接到一個(gè)內(nèi)部總線，該總線攜帶所有音頻數(shù)據(jù)。每個(gè)接收器將接收到的數(shù)據(jù)放置在音頻總線上，每個(gè)發(fā)送器從音頻總線上獲取數(shù)據(jù)進(jìn)行傳輸。每個(gè)發(fā)送器都有一個(gè)源選擇寄存器。除了音頻接口外，還有六個(gè)CPU可訪問(wèn)的寄存器連接到音頻總線。其中三個(gè)寄存器允許從音頻總線讀取數(shù)據(jù)并選擇音頻源，另外三個(gè)寄存器提供向音頻總線寫入數(shù)據(jù)的路徑，并可以被發(fā)送器選擇為音頻源。通過(guò)這些寄存器，CPU可以訪問(wèn)音頻樣本進(jìn)行處理。音頻可以從接收器路由到發(fā)送器，而無(wú)需核心處理數(shù)據(jù)，因此音頻總線可以用作數(shù)字音頻數(shù)據(jù)開關(guān)，也可用于音頻格式轉(zhuǎn)換。

2.12 CD-ROM編碼器/解碼器

SCF5249能夠在硬件中處理CD-ROM扇區(qū)，處理符合CD-ROM和CD-ROM XA標(biāo)準(zhǔn)。CD-ROM解碼器在硬件中執(zhí)行以下功能：扇區(qū)同步識(shí)別、扇區(qū)解擾、模式1、模式2形式1和模式2形式2扇區(qū)的CRC校驗(yàn)和驗(yàn)證，但不執(zhí)行第三層錯(cuò)誤糾正。CD-ROM編碼器在硬件中執(zhí)行以下功能：扇區(qū)同步識(shí)別、扇區(qū)加擾、模式1、模式2形式1和模式2形式2扇區(qū)的CRC校驗(yàn)和插入，第三層錯(cuò)誤編碼需要在軟件中完成，單速情況下大約需要5 - 10 MHz的性能。

2.13 雙UART模塊

該模塊包含兩個(gè)全雙工UART，具有獨(dú)立的接收和發(fā)送緩沖區(qū)。數(shù)據(jù)格式可以是5、6、7或8位，具有偶數(shù)、奇數(shù)或無(wú)校驗(yàn)位，最多2個(gè)停止位，以1/16為增量。四字節(jié)接收緩沖區(qū)和兩字節(jié)發(fā)送緩沖區(qū)可最小化CPU服務(wù)調(diào)用。雙UART模塊還提供了多種錯(cuò)誤檢測(cè)和可屏蔽中斷功能。調(diào)制解調(diào)器支持包括請(qǐng)求發(fā)送（RTS）和清除發(fā)送（CTS）線。系統(tǒng)時(shí)鐘通過(guò)可編程預(yù)分頻器提供時(shí)鐘功能，可選擇全雙工、自動(dòng)回顯環(huán)回、本地環(huán)回和遠(yuǎn)程環(huán)回模式。可編程雙UART可以在各種正?；蝈e(cuò)誤條件事件下中斷CPU。

2.14 排隊(duì)串行外設(shè)接口QSPI

QSPI模塊提供具有排隊(duì)傳輸能力的串行外設(shè)接口，一次支持多達(dá)16次堆疊傳輸，無(wú)需在傳輸之間進(jìn)行CPU干預(yù)。在140 MHz的CPU時(shí)鐘下，傳輸速度可達(dá)37 Mbits/秒。QSPI僅支持主模式操作。

2.15 定時(shí)器模塊

定時(shí)器模塊包括兩個(gè)通用定時(shí)器，每個(gè)定時(shí)器包含一個(gè)自由運(yùn)行的16位定時(shí)器，可用于以下三種模式之一：

• 定時(shí)器捕獲：該模式通過(guò)外部事件捕獲定時(shí)器值。
• 輸出捕獲：該模式在定時(shí)器達(dá)到設(shè)定值時(shí)觸發(fā)外部信號(hào)或中斷CPU。
• 事件計(jì)數(shù)器：該模式對(duì)外部事件進(jìn)行計(jì)數(shù)。

定時(shí)器單元具有一個(gè)8位預(yù)分頻器，允許對(duì)從系統(tǒng)時(shí)鐘導(dǎo)出的時(shí)鐘輸入頻率進(jìn)行編程。除了從總線時(shí)鐘（CPU時(shí)鐘/2）導(dǎo)出的÷1和÷16時(shí)鐘外，可編程定時(shí)器輸出引腳可以生成低電平有效脈沖或切換輸出。

2.16 IDE和SmartMedia接口

SCF5249系統(tǒng)總線允許通過(guò)最少的外部硬件連接IDE硬盤驅(qū)動(dòng)器和SmartMedia閃存卡。外部硬件包括地址和數(shù)據(jù)的總線緩沖器，旨在減少總線上的負(fù)載并防止SDRAM和閃存訪問(wèn)傳播到IDE總線。緩沖器的控制信號(hào)在SCF5249中生成。

2.17 模擬/數(shù)字轉(zhuǎn)換器（ADC）

四通道ADC基于Sigma-Delta概念，具有12位分辨率。ADC的數(shù)字部分在內(nèi)部提供，模擬電壓比較器和外部積分電路（電阻/電容）必須在外部提供，由ADC輸出驅(qū)動(dòng)。當(dāng)ADC測(cè)量周期完成時(shí)，提供軟件中斷。

2.18 閃存卡接口

該接口與Sony MemoryStick和SecureDigital兼容，但不提供對(duì)MagicGate的硬件支持。

2.19 I2C模塊

兩線I2C總線接口符合Philips I2C總線標(biāo)準(zhǔn)，是一個(gè)雙向串行總線，用于在設(shè)備之間交換數(shù)據(jù)。I2C總線最小化了終端系統(tǒng)中設(shè)備之間的互連，最適合需要在多個(gè)設(shè)備之間進(jìn)行偶爾快速通信的應(yīng)用?？偩€電容和唯一地址的數(shù)量限制了最大通信長(zhǎng)度和可連接設(shè)備的數(shù)量。

2.20 芯片選擇

兩個(gè)可編程芯片選擇輸出提供信號(hào)，實(shí)現(xiàn)與外部?jī)?nèi)存和外圍電路的無(wú)膠合連接?；刂贰⒃L問(wèn)權(quán)限和自動(dòng)等待狀態(tài)插入可以通過(guò)配置寄存器進(jìn)行編程。這些信號(hào)還可以連接到16位端口。CS0在復(fù)位后激活，用于從外部FLASH/ROM啟動(dòng)。

2.21 GPIO接口

共有44個(gè)通用輸入和46個(gè)通用輸出可用，這些信號(hào)與各種其他信號(hào)復(fù)用。八個(gè)GPIO輸入具有邊緣敏感中斷能力。

2.22 中斷控制器

中斷控制器提供對(duì)總共57個(gè)中斷的用戶可編程控制。有49個(gè)內(nèi)部中斷源，此外，還有8個(gè)GPIO可以在引腳的上升或下降沿產(chǎn)生中斷。所有中斷都是自動(dòng)向量的，中斷級(jí)別是可編程的。

2.23 JTAG

為了幫助進(jìn)行系統(tǒng)診斷和制造測(cè)試，SCF5249包括符合IEEE 1149.1A標(biāo)準(zhǔn)的專用用戶可訪問(wèn)測(cè)試邏輯，通常稱為聯(lián)合測(cè)試行動(dòng)組（JTAG）。有關(guān)更多信息，請(qǐng)參考IEEE 1149.1A標(biāo)準(zhǔn)。Freescale提供用于JTAG測(cè)試的BSDL文件。

2.24 系統(tǒng)調(diào)試接口

ColdFire處理器核心調(diào)試接口支持實(shí)時(shí)指令跟蹤和調(diào)試，以及背景調(diào)試模式。背景調(diào)試模式（BDM）接口提供系統(tǒng)調(diào)試功能。在實(shí)時(shí)指令跟蹤中，四個(gè)狀態(tài)線實(shí)時(shí)提供處理器活動(dòng)信息（PST引腳）。一個(gè)四位寬的調(diào)試數(shù)據(jù)總線（DDATA）顯示操作數(shù)數(shù)據(jù)和流程更改地址，有助于跟蹤機(jī)器的動(dòng)態(tài)執(zhí)行路徑。

2.25 晶體和片上PLL

通常，對(duì)于CD R/W應(yīng)用，使用外部16.92 MHz或33.86 MHz時(shí)鐘輸入；對(duì)于便攜式CD播放器應(yīng)用，11.2896 MHz時(shí)鐘更為實(shí)用。然而，片上可編程PLL生成處理器時(shí)鐘，允許使用幾乎任何低頻外部時(shí)鐘（5 - 35 MHz）。提供兩個(gè)時(shí)鐘輸出（MCLK1和MCLK2）作為音頻主時(shí)鐘，輸出頻率可編程為Fxtal、Fxtal/2、Fxtal/3和Fxtal/4。Fxtal/3選項(xiàng)僅在連接33.86 MHz晶體時(shí)可用。SCF5249通過(guò)16位脈沖密度調(diào)制輸出支持振蕩器的VCO操作，使用此模式可以將振蕩器鎖定到傳入的IEC958或IIS信號(hào)的頻率。最大調(diào)整量取決于振蕩器的類型和設(shè)計(jì)，通常，晶體振蕩器的調(diào)整量可達(dá)±100 ppm，LC振蕩器的調(diào)整量超過(guò)±1000 ppm。

3. 信號(hào)描述

3.1 信號(hào)索引