AD9171：高性能雙路16位6.2 GSPS RF DAC的技術(shù)剖析與應(yīng)用指南

在高速無(wú)線通信和儀器儀表領(lǐng)域，高性能的RF DAC扮演著至關(guān)重要的角色。今天，我們就來(lái)深入探究一款熱門(mén)的產(chǎn)品——AD9171，一款高性能雙路16位6.2 GSPS RF DAC，了解它的特性、工作原理、性能指標(biāo)以及實(shí)際應(yīng)用中的要點(diǎn)。

文件下載：AD9171.pdf

1. AD9171簡(jiǎn)介

AD9171是一款專(zhuān)為單頻段無(wú)線應(yīng)用打造的高性能雙路16位數(shù)字 - 模擬轉(zhuǎn)換器（DAC），支持高達(dá)6.2 GSPS的DAC采樣率。其擁有8通道、15.4 Gbps的JESD204B數(shù)據(jù)輸入端口，片上集成高性能DAC時(shí)鐘乘法器和針對(duì)單頻段直連射頻（RF）無(wú)線應(yīng)用的數(shù)字信號(hào)處理能力。這使得它在無(wú)線通信基礎(chǔ)設(shè)施、單頻段基站無(wú)線電以及儀器儀表、自動(dòng)測(cè)試設(shè)備（ATE）等領(lǐng)域都有廣泛的應(yīng)用潛力。

2. 主要特性亮點(diǎn)

2.1 數(shù)據(jù)輸入與處理

• 單通道數(shù)據(jù)支持：每個(gè)RF DAC配備1個(gè)復(fù)數(shù)數(shù)據(jù)輸入通道，最高支持516 MSPS的復(fù)數(shù)輸入數(shù)據(jù)速率，且每個(gè)輸入通道都有獨(dú)立的NCO，為頻率規(guī)劃提供了極大的靈活性。
• 高速接口：采用靈活的8通道、15.4 Gbps JESD204B接口，支持單頻段應(yīng)用場(chǎng)景，還支持12位高密度模式，有效提升數(shù)據(jù)吞吐量。

2.2 高性能設(shè)計(jì)

• 低雜散與失真：采用專(zhuān)有設(shè)計(jì)，能有效降低雜散和失真。在1.8 GHz、 - 7 dBFS/音RF輸出條件下，2音IMD可達(dá) - 83 dBc，SFDR小于 - 80 dBc。
• 多芯片同步：支持多芯片同步，能夠?qū)崿F(xiàn)多個(gè)DAC的同步操作，并為DAC建立恒定且確定的延遲路徑，確保數(shù)據(jù)的準(zhǔn)確傳輸。

2.3 功耗與封裝優(yōu)勢(shì)

• 低功耗：在6 GSPS單通道模式下功耗僅1.45 W，能有效降低系統(tǒng)的整體功耗。
• 緊湊封裝：采用10 mm × 10 mm、144球BGA_ED封裝，且?guī)в薪饘僭鰪?qiáng)散熱蓋，不僅尺寸緊湊，還能保證良好的散熱性能。

3. 工作原理詳解

3.1 數(shù)字?jǐn)?shù)據(jù)路徑

AD9171的數(shù)字?jǐn)?shù)據(jù)路徑由可旁路的通道數(shù)據(jù)路徑和通向模擬DAC核心的主DAC數(shù)據(jù)路徑組成。通道數(shù)據(jù)路徑包含可編程增益級(jí)、復(fù)數(shù)內(nèi)插塊和48位復(fù)數(shù)NCO，可獨(dú)立配置增益和NCO參數(shù)。主DAC數(shù)據(jù)路徑包含功率放大器（PA）保護(hù)塊、復(fù)數(shù)主數(shù)據(jù)路徑內(nèi)插塊、48位復(fù)數(shù)主數(shù)據(jù)路徑NCO和斜坡上升/下降增益塊，同樣可獨(dú)立配置相關(guān)參數(shù)。

3.2 JESD204B接口

該接口由物理層、數(shù)據(jù)鏈路層和傳輸層組成。物理層負(fù)責(zé)建立可靠的通道，數(shù)據(jù)鏈路層負(fù)責(zé)解包和擾碼數(shù)據(jù)，傳輸層將解擾后的JESD204B幀轉(zhuǎn)換為DAC樣本。通過(guò)多個(gè)JESD204B參數(shù)定義數(shù)據(jù)的打包方式，支持多種單鏈路和雙鏈路模式選擇，以適應(yīng)不同的應(yīng)用需求。

3.3 時(shí)鐘與同步

輸入數(shù)據(jù)的時(shí)鐘來(lái)源于DAC時(shí)鐘，可通過(guò)片上PLL生成或直接使用外部高保真DAC采樣時(shí)鐘。設(shè)備支持JESD204B Subclass 0和Subclass 1操作，Subclass 1模式可通過(guò)外部低抖動(dòng)SYSREF±信號(hào)實(shí)現(xiàn)確定性延遲，確保多設(shè)備之間的同步。

4. 性能參數(shù)分析

4.1 DC參數(shù)

• 分辨率與精度：具有16位分辨率，積分非線性（INL）和差分非線性（DNL）均為 ± 7 LSB，保證了較高的轉(zhuǎn)換精度。
• 模擬輸出：模擬輸出的增益誤差在使用內(nèi)部ISET參考時(shí)為 ± 15 %，滿量程輸出電流可通過(guò)RSET電阻進(jìn)行調(diào)整，差分阻抗為100 Ω。

4.2 AC參數(shù)

• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在不同頻率和輸出電平下，SFDR表現(xiàn)出色。例如，在單音、6000 MSPS、 - 7 dBFS且shuffle啟用的模式0下，fOUT為100 MHz時(shí)SFDR可達(dá) - 85 dBc。
• 鄰道泄漏比（ACLR）和三階互調(diào)失真（IMD）：在適當(dāng)?shù)臏y(cè)試條件下，ACLR和IMD都能滿足高性能應(yīng)用的要求，確保信號(hào)的高質(zhì)量輸出。

5. 實(shí)際應(yīng)用考慮

5.1 電源供應(yīng)

所有AD9171的電源域都應(yīng)盡可能保持無(wú)噪聲，以確保最佳性能。建議在電源輸出端使用LC濾波器，并將其盡可能靠近AD9171放置。對(duì)于對(duì)噪聲敏感的AVDD1.0和AVDD1.8電源，推薦使用超低噪聲穩(wěn)壓器，如ADP1763和ADM7154，以實(shí)現(xiàn)最佳的相位噪聲性能。

5.2 PCB布局

• JESD204B接口布線：在布局JESD204B串行接口傳輸線時(shí)，需考慮插入損耗、回波損耗、信號(hào)偏移和差分走線拓?fù)涞纫蛩?。?yīng)盡量縮短差分走線長(zhǎng)度，選擇低介電常數(shù)的PCB材料，合理處理過(guò)孔，以減少插入損耗和阻抗不匹配。
• 時(shí)鐘和控制信號(hào)：對(duì)于SYSREF±、SYNCOUTx±和CLK±等信號(hào)，應(yīng)采用受控阻抗走線，并與潛在的噪聲源隔離，確保信號(hào)的穩(wěn)定性和準(zhǔn)確性。

5.3 啟動(dòng)序列

AD9171上電后，需要按照特定的步驟對(duì)其進(jìn)行編程，以使其進(jìn)入正常工作狀態(tài)。啟動(dòng)序列包括電源上電、DAC PLL配置、延遲鎖定環(huán)路（DLL）配置、校準(zhǔn)、JESD204B模式設(shè)置等多個(gè)步驟，每個(gè)步驟都需要精確的寄存器寫(xiě)入和適當(dāng)?shù)难訒r(shí)，以確保設(shè)備的穩(wěn)定運(yùn)行。

6. 總結(jié)

AD9171憑借其高采樣率、低雜散失真、靈活的接口配置和低功耗等優(yōu)勢(shì)，在無(wú)線通信和儀器儀表等領(lǐng)域展現(xiàn)出了強(qiáng)大的競(jìng)爭(zhēng)力。然而，在實(shí)際應(yīng)用中，工程師需要充分考慮其電源供應(yīng)、PCB布局和啟動(dòng)序列等方面的要求，以確保設(shè)備能夠發(fā)揮出最佳性能。希望通過(guò)本文的介紹，能幫助電子工程師更好地了解和應(yīng)用AD9171，在實(shí)際項(xiàng)目中取得理想的效果。大家在使用AD9171過(guò)程中遇到過(guò)哪些有趣的問(wèn)題或者有獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享交流！