我做FPGA開發(fā)9年多了，算是一個(gè)大齡工程師了。期間接觸過一些項(xiàng)目管理和技術(shù)支持之類的工作，不知道為什么，脫離研發(fā)做這些工作我總覺得不踏實(shí)，也許天生就適合死磕技術(shù)。

就是不知道繼續(xù)這么死磕下去會(huì)怎么樣，曾經(jīng)也很迷茫，生怕隨著年齡的增長(zhǎng)，精力比不上年輕人，加班熬夜啥的心有余而力不足，會(huì)被逐漸淘汰。迷茫啥的就不細(xì)談了，好在我也想了很多，逐漸想明白了很多，這篇文章，我一定要給做FPGA的兄弟姐妹打打氣。

我現(xiàn)在最慶幸是事情就是從進(jìn)入職場(chǎng)到現(xiàn)在一直是FPGA開發(fā)，我感覺，做FPGA開發(fā)這行經(jīng)驗(yàn)也是很重要的，入門簡(jiǎn)單，想提升會(huì)越來越難。做FPGA開發(fā)不只是會(huì)寫寫verilog和VHDL代碼這么簡(jiǎn)單，我記得剛學(xué)習(xí)verilog的時(shí)候，光是要搞明白哪些語句可以綜合，哪些語句不可以綜合，就花費(fèi)了很長(zhǎng)時(shí)間。

硬件開發(fā)語言是要映射成數(shù)字邏輯電路的，隨著做FPGA的時(shí)間長(zhǎng)了，寫代碼的時(shí)候腦子里都是0/1的翻轉(zhuǎn)，會(huì)逐漸映射出一個(gè)個(gè)與非門、觸發(fā)器、存儲(chǔ)器，以及他們之間的連線，并且時(shí)時(shí)刻刻考慮怎樣設(shè)計(jì)才能保證面積最小或者延遲最低。

功能做對(duì)了還要考慮時(shí)序的優(yōu)化，就算你功能設(shè)計(jì)的再完美，代碼寫的再簡(jiǎn)潔，設(shè)計(jì)的時(shí)候沒有考慮時(shí)序，一切都是花架子、空擺設(shè)。

一個(gè)成熟的FPGA不僅是熟悉FPGA就好，最基本的接口協(xié)議就能羅列一大堆，夠你啃很久了，不懂接口協(xié)議FPGA就是孤家寡人，沒有數(shù)據(jù)的交互，什么都干不了。

如果要用FPGA做算法，還需要學(xué)習(xí)更高級(jí)的語言做仿真和驗(yàn)證，更重要的是要把算法映射到FPGA的硬件資源或者外設(shè)，并基于速度、面積和功能做平衡，做優(yōu)化。還是挺有挑戰(zhàn)呢？

FPGA是介于軟硬件之間的一朵奇葩。你用它做接口、做通信，它就偏向硬件；你用它做算法、做控制，它就偏向軟件。而且隨著人工智能、機(jī)器視覺的崛起，F(xiàn)PGA更加偏向軟件算法的異構(gòu)，有和GPU一爭(zhēng)高下的潛力。想想都有些小激動(dòng)呢？

所以，正在做和準(zhǔn)備做FPGA的兄弟姐妹們，我們已經(jīng)在路上了，也許你面前溝溝坎坎很難走，甚至有一堵墻遮光蔽日，請(qǐng)你相信前途是光明的，憑著死磕的精神繼續(xù)走下去，每天都會(huì)有收獲。

在這里，我也想通過博客分享自己的積累，讓自己的東西見見光，請(qǐng)請(qǐng)先行者們多指點(diǎn)，也給后來人鋪鋪路，最主要是希望能交到志同道合的朋友，技術(shù)的路上我們不孤單！