對(duì)Xilinx的了解介紹
Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP（Intellectual Property）核
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133454 -
IP
+關(guān)注
關(guān)注
5文章
1864瀏覽量
155882 -
可編程邏輯
+關(guān)注
關(guān)注
7文章
526瀏覽量
45411
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Xilinx官方開源FOC電機(jī)控制工程解析
/ PMSM)中的核心算法。為了幫助開發(fā)者更快落地這一領(lǐng)域，Xilinx 官方維護(hù)了一個(gè)開源庫——FOC Motor Control Library。
Xilinx FPGA中IDELAYCTRL參考時(shí)鐘控制模塊的使用
IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列，如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時(shí)鐘控制模塊。
BNC接頭產(chǎn)品介紹
本文系統(tǒng)介紹了BNC接頭產(chǎn)品的結(jié)構(gòu)原理、主要特點(diǎn)、常見類型及應(yīng)用場(chǎng)景，幫助用戶全面了解BNC同軸連接器在射頻與視頻系統(tǒng)中的實(shí)際價(jià)值。
探索Xilinx Kria KR260機(jī)器人入門套件：開啟機(jī)器人應(yīng)用開發(fā)新旅程
就來詳細(xì)了解一下Xilinx的Kria KR260機(jī)器人入門套件，看看它能為我們帶來哪些驚喜。 文件下載： AMD ， Xilinx Kria? KR260機(jī)器人入門套件.pdf 套件概述 X
探索AMD XILINX Versal Prime Series VMK180評(píng)估套件，開啟硬件創(chuàng)新之旅
的Versal Prime Series VMK180評(píng)估套件，無疑為我們帶來了新的機(jī)遇。今天，就讓我們一起深入了解這款評(píng)估套件的魅力。 文件下載： AMD ， Xilinx Versal? Prime
網(wǎng)絡(luò)接口：數(shù)字世界的“門鈴”，你了解多少？
，還能為選擇適合的網(wǎng)絡(luò)解決方案奠定基礎(chǔ)。在萬物互聯(lián)的時(shí)代，這些基礎(chǔ)知識(shí)顯得愈發(fā)重要。
希望這篇簡(jiǎn)單的介紹能幫助大家對(duì)網(wǎng)絡(luò)接口有基本的了解。我始終相信，了解技術(shù)細(xì)節(jié)能讓客戶做出更明智的選擇。如果你有更多關(guān)于網(wǎng)絡(luò)設(shè)備的問題，歡迎留言
發(fā)表于 11-26 18:53
使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)
（Shinshu University）研究團(tuán)隊(duì)的最新設(shè)計(jì)中，一個(gè)專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個(gè) LUT + 2 個(gè) CARRY4 塊，關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實(shí)踐。
Xilinx FPGA串行通信協(xié)議介紹
Xilinx FPGA因其高性能和低延遲，常用于串行通信接口設(shè)計(jì)。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計(jì)中關(guān)鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢(shì)和應(yīng)用場(chǎng)景
請(qǐng)問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上？
如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上？有參考教程嗎？小白求教
主要是引腳分配，我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
發(fā)表于 11-11 07:44
一文詳解xilinx 7系列FPGA配置技巧
本文旨在通過講解不同模式的原理圖連接方式，進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁，通過本文理解基本上能夠記住所有引腳含義以及使用場(chǎng)景)，熟悉xilinx 7系列配置流程，以及設(shè)計(jì)原理圖時(shí)需要注意的一些事項(xiàng)，比如flash與FPGA的上電時(shí)序。
基于AD9613與Xilinx MPSoC平臺(tái)的高速AD/DA案例分享
本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
XILINX XCZU67DR FPGA完整原理圖
電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
發(fā)表于 05-30 15:29
?26次下載
了解信號(hào)完整性的基本原理
，設(shè)計(jì)人員必須注意電路板布局并使用適當(dāng)?shù)膶?dǎo)線和連接器，從而最大限度地減少反射、噪聲和串?dāng)_。此外，還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號(hào)完整性時(shí)使用的一些術(shù)語，以及設(shè)計(jì)人員需要考慮的問題，然后介紹
Xilinx Shift RAM IP概述和主要功能
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核，用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器（Shift Register）。該 IP 核利用
詳解Xilinx的10G PCS PMA IP
如果要在Xilinx的FPGA上使用萬兆以太網(wǎng)通信，大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY，上層通過HDL實(shí)現(xiàn)構(gòu)建MAC和IP層，這種方式難度會(huì)比較大，底層需要完成PHY層的設(shè)計(jì)，最終我想通過這種方式實(shí)現(xiàn)萬兆以太網(wǎng)的搭建。
工商網(wǎng)監(jiān)
評(píng)論