一、參考前文的前仿真S參數(shù)無源鏈路搭建方法,使用SIPro/PIPro提取的走線S參數(shù)符號,搭建后仿真無源仿真鏈路原理圖,并按下圖所示修改相關參數(shù)。

二、單擊快捷圖標欄的齒輪圖標啟動仿真,仿真完畢后,參考前文的前仿真中回波損耗和TDR阻抗曲線圖提取方法提取后仿真的回波損耗和TDR阻抗曲線圖。
三、參考前文的前仿真有源鏈路搭建方法,搭建后仿真有源鏈路原理圖,并按下圖所示修改相關參數(shù),眼圖模板的設置方法一并參考前文。

四、單擊快捷圖標欄的齒輪圖標啟動仿真,仿真完畢后,參考前文的前仿真中眼圖的提取方法提取后仿真的眼圖。
至此,一個簡單的串行鏈路后仿真就完成了,根據(jù)不同信號的標準規(guī)范要求,對曲線圖進行分析,并留有一定的余量,如有不滿足,則需要優(yōu)化PCB文件上的走線、過孔或器件參數(shù)。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
pcb
+關注
關注
4406文章
23883瀏覽量
424430 -
串行
+關注
關注
0文章
256瀏覽量
35425
原文標題:ADS操作系列之串行鏈路后仿真
文章出處:【微信號:eda365wx,微信公眾號:EDA365電子論壇】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
高速串行鏈路仿真工具應用實戰(zhàn)
對信號完整性工程師而言,高速串行鏈路仿真是功能強大的工具。這些仿真可讓設計人員大致了解系統(tǒng)性能預測,使他們在將設計交付耗資巨大的電路板生產(chǎn)之
構建JESD204B鏈路的步驟
是:代碼組同步 (CGS)、初始信道對齊序列 (ILAS) 和用戶數(shù)據(jù)。今天我將探討在 TX 與 RX 之間必然會出現(xiàn)的信號發(fā)送技術,完成構建有效鏈路所需的必要步驟。假設您已經(jīng)在 TX 與 RX 之間
發(fā)表于 09-13 09:55
基于高速串行數(shù)字技術的JESD204B鏈路延時設計
描述JESD204B 鏈路是數(shù)據(jù)轉換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術提供很大的益處(包括增大的信道密度)。此參考設計解決了
發(fā)表于 11-21 16:51
高速時鐘如何驅動串行鏈路?
的時鐘)。高速時鐘如何驅動串行鏈路?我應該在哪里連接?以上來自于谷歌翻譯以下為原文Hi all, I want to connect twoFreeware ML605 boards
發(fā)表于 02-13 06:22
使用Keysight E5910A串行鏈路優(yōu)化工具測試和優(yōu)化高速串行鏈路
使用Keysight E5910A串行鏈路優(yōu)化工具測試和優(yōu)化高速串行鏈路
發(fā)表于 10-15 08:49
構建JESD204B鏈路的步驟
(CGS)、初始信道對齊序列 (ILAS) 和用戶數(shù)據(jù)。今天我將探討在 TX 與 RX 之間必然會出現(xiàn)的信號發(fā)送技術,完成構建有效鏈路所需的必要步驟。假設您已經(jīng)在 TX 與 RX 之間建立了所需的電氣
發(fā)表于 11-21 07:18
MAX9249 吉比特多媒體串行鏈路串行器,具有LVDS系統(tǒng)
MAX9249 吉比特多媒體串行鏈路串行器,具有LVDS系統(tǒng)接口
概述
MAX9249串行器帶有LVDS系統(tǒng)接口,采用Maxim吉比特
發(fā)表于 03-28 09:17
?1376次閱讀
MAX9249 吉比特多媒體串行鏈路串行器,具有LVDS系統(tǒng)
MAX9249 吉比特多媒體串行鏈路串行器,具有LVDS系統(tǒng)接口
概述
MAX9249串行器帶有LVDS系統(tǒng)接口,采
發(fā)表于 05-20 08:51
?976次閱讀
MAX9265吉比特多媒體串行鏈路串行器
在MAX9265串行鏈路(GMSL)串行接口功能的LVDS系統(tǒng)和高帶寬數(shù)字內容保護(HDCP)的DVD和藍光™視頻和音頻數(shù)據(jù)加密千兆多媒體內容保護。與任何支持HDCP GM
發(fā)表于 01-19 09:37
?1506次閱讀
高速串行數(shù)據(jù)挑戰(zhàn)與TDR阻抗測試和高速串行鏈路的分析
本文介紹了TDR阻抗測試和高速串行鏈路分析,首先介紹了高速串行數(shù)據(jù)鏈路的挑戰(zhàn),然后對高速串行數(shù)據(jù)鏈
發(fā)表于 10-12 16:42
?9次下載
JNEye鏈路分析工具支持迅速評估高速Altera FPGA和SoC中的高速串行鏈路性能
Altera公司今天發(fā)布JNEye鏈路分析工具,提供驗證和電路板級全套設計工具。JNEye支持設計人員迅速方便的評估高速Altera FPGA和SoC中的高速串行鏈
發(fā)表于 09-14 15:10
?1797次閱讀
串行鏈路后仿真操作步驟
評論