今天的電子系統(tǒng)板需要多個(gè)電源軌來為各種板載半導(dǎo)體器件和模塊供電。這些包括微處理器，FPGA，存儲(chǔ)器和其他組件等IC。通常，非隔離負(fù)載點(diǎn)（POL）降壓調(diào)節(jié)器或DC/DC轉(zhuǎn)換器用于為這些器件產(chǎn)生所需的電壓。隨著工藝幾何尺寸變小的趨勢(shì)，許多這些器件需要多個(gè)電壓。例如，微處理器可能需要1.2 V或更低的內(nèi)核和2.5 V或更高的電壓用于I/O.轉(zhuǎn)換器的輸入電源電壓可能為3.3 V或5.0 V.在提供這些多個(gè)電壓的同時(shí)，系統(tǒng)設(shè)計(jì)人員還必須確保在上電和斷電階段電壓依次正確。如果電源軌的排序不合適，可能會(huì)導(dǎo)致電流過大或短路，從而導(dǎo)致器件發(fā)生故障，最終導(dǎo)致系統(tǒng)板失效。

因此，要避免任何潛在的風(fēng)險(xiǎn)，系統(tǒng)板上電源軌的排序至關(guān)重要。有三種不同類型的測(cè)序技術(shù)，即順序，比率和同時(shí)。在應(yīng)用三種測(cè)序技術(shù)中的任何一種之前，用戶應(yīng)該對(duì)每種方法有基本的了解，并知道何時(shí)使用一種方法而不是另外兩種方法。應(yīng)用筆記1（AN04-008）由GE Critical Power制作，名為“多個(gè)模塊測(cè)序指南”，提供了幫助，簡(jiǎn)要討論了所有三種測(cè)序技術(shù)。

傳統(tǒng)上，設(shè)計(jì)師一直在建設(shè)單獨(dú)的板載電路來處理這個(gè)電壓排序問題。它很麻煩，使用更多的組件和電路板空間，并且成本高且耗時(shí)。然而，最近，一些電源制造商已經(jīng)將這些技術(shù)集成在芯片內(nèi)或模塊內(nèi)，以使系統(tǒng)設(shè)計(jì)人員更容易完成任務(wù)，GE Critical Power在TLynx和Austin Mega TLynx等電源模塊中引入了稱為EZ-SEQUENCE的排序。它可以幫助用戶實(shí)現(xiàn)上述 2 中提到的三種類型的測(cè)序中的任何一種。

現(xiàn)在，Analog Devices，Intersil和Texas Instruments等供應(yīng)商正在將電源排序技術(shù)集成到新一代集成降壓轉(zhuǎn)換器中，以使系統(tǒng)設(shè)計(jì)人員的工作更輕松。本文將更詳細(xì)地探討這些帶有集成排序的降壓調(diào)節(jié)器。更重要的是，為了展示這種能力，我們還將提供一些設(shè)計(jì)實(shí)例。

內(nèi)置測(cè)序

ADI公司的ADP5134是一個(gè)內(nèi)置測(cè)序的好例子。 ADP5134專為需要多個(gè)電壓的微處理器，ASIC和FPGA等器件供電，在24引腳LFCSP中集成了兩個(gè)1200 mA降壓或降壓DC/DC轉(zhuǎn)換器和兩個(gè)300 mA低壓差（LDO）線性穩(wěn)壓器包。這些多個(gè)電壓軌的正確排序是通過內(nèi)置的專用使能引腳實(shí)現(xiàn)的。如圖1所示，ADP5134具有獨(dú)立的使能引腳（EN1至EN4），用于控制每個(gè)穩(wěn)壓器的激活。該圖顯示EN1控制BUCK1，EN2控制BUCK2，EN3控制LDO1，EN4控制LDO2。根據(jù)產(chǎn)品數(shù)據(jù)手冊(cè)，調(diào)節(jié)器由施加到相應(yīng)ENx引腳的高邏輯電平激活。

圖1：為了正確排序多個(gè)輸出電壓，ADP5134提供單獨(dú)的使能引腳來控制每個(gè)穩(wěn)壓器的激活。

當(dāng)輸入到ENx引腳的電壓高于閾值VIH_EN電平（最小0.9 V）時(shí)，器件退出關(guān)斷模式。但是，僅當(dāng)ENx引腳上的電壓輸入高于0.97 V閾值時(shí)，才會(huì)激活穩(wěn)壓器。此時(shí)，穩(wěn)壓器的輸出電壓開始上升。同樣，當(dāng)使能輸入端的電壓降低到低于參考電壓80 mV（典型值）時(shí)，調(diào)節(jié)器將被停用。當(dāng)此電壓降至0.35 V或更低時(shí)，穩(wěn)壓器進(jìn)入關(guān)斷模式。在此模式下，電流消耗降至1μA以下。

如圖2所示，通過將一個(gè)穩(wěn)壓器的衰減版本的輸出連接到下一個(gè)要上電的穩(wěn)壓器的使能引腳，可以對(duì)多個(gè)穩(wěn)壓器輸出進(jìn)行排序。結(jié)果，四個(gè)穩(wěn)壓器依次導(dǎo)通，從BUCK1到BUCK2再到LDO1到LDO2。圖3顯示了EN1連接到VIN1后的上電順序。這里，VOUT1控制EN2，VOUT2控制EN3，VOUT3（LDO1的輸出）控制EN4。同樣，ADP5134的四個(gè)穩(wěn)壓器的關(guān)斷序列如圖4所示。當(dāng)使能引腳EN1與輸入VIN1斷開時(shí)，該序列開始。

圖2：通過將一個(gè)穩(wěn)壓器的衰減版本的輸出連接到下一個(gè)要上電的穩(wěn)壓器的使能引腳，對(duì)ADP5134的多個(gè)電源進(jìn)行排序。

圖3：調(diào)節(jié)器按順序時(shí)ADP5134的激活時(shí)序。

圖4：使能引腳EN1與輸入VIN1斷開后，ADP5134的四個(gè)穩(wěn)壓器的關(guān)斷序列。

簡(jiǎn)而言之，內(nèi)置使能引腳ADP5134使多輸出穩(wěn)壓器的四個(gè)電壓軌的排序簡(jiǎn)單易行。每個(gè)通道只需要兩個(gè)外部電阻即可完成任務(wù)。

同樣，Intersil在其單輸出同步降壓穩(wěn)壓器ISL8002B中集成了輸出跟蹤和排序功能。圖5顯示了兩個(gè)使用內(nèi)置使能引腳連接輸出排序的ISL8002B。在該電路中，如產(chǎn)品數(shù)據(jù)手冊(cè)中所述，當(dāng)EN1為高電平時(shí)，VOUT1先上升，VOUT2不會(huì)啟動(dòng)，直到VOUT1>其調(diào)節(jié)點(diǎn)的85％以上。

圖5：兩個(gè)ISL8002B使用內(nèi)置使能引腳連接輸出序列。

TI開發(fā)了TPS65262以解決成本效益問題。 TPS65262具有用于每個(gè)降壓轉(zhuǎn)換器的專用使能引腳，以及自動(dòng)上電和斷電排序功能，可輕松對(duì)三個(gè)集成降壓轉(zhuǎn)換器進(jìn)行排序。

簡(jiǎn)而言之，為了簡(jiǎn)化系統(tǒng)設(shè)計(jì)人員的工作，一些電源模塊制造商已開始將電源排序技術(shù)集成到新一代集成的單輸出和多輸出降壓轉(zhuǎn)換器中;其中包括ADI公司，Intersil公司和德州儀器公司。