操作時序(timing):各信號有效的先后順序及配合關(guān)系
(1) 同步方式
?發(fā)送、接收雙方統(tǒng)一步調(diào),具備統(tǒng)一的時鐘信號。?完全由同步時鐘確定收發(fā)時刻,沒有應(yīng)答信號。?例:總線的讀操作

(2) 異步方式
?發(fā)送、接收雙方根據(jù)自身的工作速度來確定總線傳送的步調(diào)?沒有統(tǒng)一的時鐘信號,有主同步MSYN和從同步SSYN

?MSYN上升沿:主設(shè)備啟動輸入?SSYN上升沿:從設(shè)備已將數(shù)據(jù)準(zhǔn)備好;?MSYN下降沿:主設(shè)備已將數(shù)據(jù)取走;?SSYN下降沿:從設(shè)備讓出數(shù)據(jù)總線?特點(diǎn):各設(shè)備以自身需要的速度工作,時間利用率高。

·事件C: Ssyn↑→Msyn↓
·事件R: Msyn↓ → Ssyn ↓
·全互鎖:有C且有R
·半互鎖:或有C、或有R
(3) 準(zhǔn)同步方式在完全同步方式中加一點(diǎn)異步的手段。有同步時鐘,也有應(yīng)答信號線。同步地采樣應(yīng)答信號

總線操作方式
微機(jī)系統(tǒng)各部件之間的信息交換是通過總線操作周期完成的,一個總線周期通常分為以下四個階段。
① 總線請求和仲裁階段:當(dāng)有多個模塊提出總線請求時,必須由仲裁機(jī)構(gòu)仲裁,確定將總線的使用權(quán)分配給哪個模塊。
② 尋址階段:取得總線使用權(quán)的模塊,經(jīng)總線發(fā)出本次要訪問的存儲器或I/O端口的地址和有關(guān)命令。
③ 傳送數(shù)據(jù)階段:主模塊(指取得總線控制權(quán)的模塊)與其他模塊之間進(jìn)行數(shù)據(jù)的傳送。
④ 結(jié)束階段:主模塊將有關(guān)信息從總線上撤除,主模塊交出對總線的控制權(quán)。

-
FPGA
+關(guān)注
關(guān)注
1660文章
22406瀏覽量
636099 -
時序
+關(guān)注
關(guān)注
5文章
406瀏覽量
38847
原文標(biāo)題:總線的操作時序和操作方式詳解
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
SN74LVC161284 19 - 位總線接口芯片詳解
IO序列化操作:提升系統(tǒng)互操作性的關(guān)鍵技術(shù)
芯片燒錄校驗錯誤:是芯片壞了還是操作失誤?
SmartBug2.0用戶指南:硬件特性、連接方式及應(yīng)用詳解
機(jī)智云Gokit3開發(fā)篇:ST-Link燒錄MCU程序操作詳解
樓宇自控系統(tǒng)語音控制集成,操作更便捷智能
位帶操作的分析
基于hbirdv2的APB總線添加外設(shè)(一)
穩(wěn)壓電源操作指南與維護(hù)保養(yǎng)詳解
【HarmonyOS 5】桌面快捷方式功能實現(xiàn)詳解
網(wǎng)絡(luò)配線架打線操作的技術(shù)要點(diǎn)
沐渥科技詳解氮?dú)夤?b class='flag-5'>操作指南
網(wǎng)關(guān)基本配置操作步驟-ModbusRTU
一文詳解Vivado時序約束
總線的操作時序和操作方式詳解
評論