上世紀(jì) 70 年代晚期，以太網(wǎng)之父在施樂帕洛阿爾托研究中心 (PARC) 制作出以太網(wǎng)的雛形 (3Mb/s)。當(dāng)時(shí)他們的研究重點(diǎn)是連接功能，對網(wǎng)絡(luò)時(shí)延或吞吐量關(guān)注不多。當(dāng)時(shí)的網(wǎng)絡(luò)節(jié)點(diǎn)是工作站上的工作人員和激光打印機(jī)，沒人關(guān)心數(shù)據(jù)包在傳輸過程中是否相互干擾，是否會(huì)在抵達(dá)目的地前被多次重復(fù)發(fā)送。在網(wǎng)絡(luò)中，長短數(shù)據(jù)包混合傳輸會(huì)給短數(shù)據(jù)包造成長時(shí)延，因?yàn)樗鼈冃枰却L數(shù)據(jù)包通過。這個(gè)過程就像汽車要在公路的鐵路道口等待列車通過，才能穿過道口。

快進(jìn)到今天，以太網(wǎng)速度與過去相比已有天淵之別。更快的速度能大幅度提升容量，但對降低時(shí)延或優(yōu)化帶寬而言意義不大。在重負(fù)載情況下，掉線和再發(fā)送數(shù)據(jù)包仍然是常事。意識(shí)到這種情況會(huì)限制以太網(wǎng)在要求高精確度與確定性時(shí)序應(yīng)用上的效用，負(fù)責(zé)以太網(wǎng)規(guī)格的 IEEE 802 委員會(huì)制定了一套總體上被稱為“時(shí)間敏感網(wǎng)絡(luò) (TSN)”的子標(biāo)準(zhǔn)，便于各類網(wǎng)絡(luò)流量共享公共鏈路。

但要把 TSN 變?yōu)楝F(xiàn)實(shí)，是一個(gè)無比艱巨的技術(shù)難題。在傳統(tǒng)以太網(wǎng)中，一旦某一節(jié)點(diǎn)開始發(fā)送數(shù)據(jù)包“A”，那么它必須在發(fā)送完成后才能開始發(fā)送另一個(gè)數(shù)據(jù)包。但如果隊(duì)列頭突然遭遇延遲，導(dǎo)致數(shù)據(jù)包“B”錯(cuò)過截止發(fā)送時(shí)限，會(huì)發(fā)生什么情況呢？發(fā)送方要么必須等待第一個(gè)數(shù)據(jù)包發(fā)送完畢，要么中止發(fā)送，轉(zhuǎn)而發(fā)送數(shù)據(jù)包“B”，然后再從頭完整地重新發(fā)送數(shù)據(jù)包“A”，犧牲帶寬來最大限度降低時(shí)延。在具備 TSN 功能的網(wǎng)絡(luò)中，發(fā)送節(jié)點(diǎn)可以在中途暫停發(fā)送數(shù)據(jù)包“A”，先發(fā)送完數(shù)據(jù)包“B”，然后從中斷點(diǎn)恢復(fù)發(fā)送數(shù)據(jù)包“A”。在相對速度較慢的網(wǎng)絡(luò) (100Mb/s) 中，控制器有不到 82 微秒 (μs) 的時(shí)間評估排隊(duì)選項(xiàng)，然后做出決策。在千兆位速度下，這個(gè)時(shí)間甚至縮短到 8 微秒。

實(shí)現(xiàn) TSN 需要將微處理器的決策制定功能與 FPGA 的專用電路相結(jié)合。意料之中的是，賽靈思一直與多年從事 TSN 工作的 AVnu 聯(lián)盟和工業(yè)互聯(lián)網(wǎng)聯(lián)盟這兩個(gè)組織緊密合作。在 2016 年德國紐倫堡工業(yè)自動(dòng)化展會(huì)上，我們演示了運(yùn)行在 TSN 頂層的 OPC UA、DDS 和 EtherCAT 等關(guān)鍵工業(yè)協(xié)議。在 2017 年，我們發(fā)布了我們 TSN 解決方案的基礎(chǔ)版本，名稱“朗朗上口”，叫“1G/100M TSN 子系統(tǒng) LogiCORE IP”。它能與我們的 Zynq-7000 或 Zynq UltraScale+ MPSoC 器件配合使用，為多種應(yīng)用提供單芯片解決方案。在本周的德國紐倫堡工業(yè)自動(dòng)化展會(huì)上，我們將演示 Acutronic Robotics 的 MARA 協(xié)作機(jī)器人 (Cobot)。這類機(jī)器人嚴(yán)重依賴于實(shí)時(shí)運(yùn)動(dòng)控制來實(shí)現(xiàn)速度、精度和安全?；谫愳`思 Zynq 的 TSN 解決方案負(fù)責(zé)管理多軸機(jī)器人使用的基于以太網(wǎng)的確定性通信功能。

此外，其他早期使用客戶也已取得優(yōu)異的技術(shù)成果，并且預(yù)計(jì)對他們的盈利狀況有所助益。

在我們的內(nèi)部測試中，賽靈思 IP 核已經(jīng)滿足我們部分最嚴(yán)格的要求。單純從性能角度來看，我們觀察到數(shù)據(jù)包延遲波動(dòng)的峰峰值不超過 50 納秒。我們發(fā)現(xiàn)賽靈思 IP 核在較大范圍內(nèi)符合 TSN 規(guī)格。鑒于 IP 核的靈活性，賽靈思能夠隨著標(biāo)準(zhǔn)的不斷成熟和新功能的加入升級(jí) IP 核，這完美吻合我們的產(chǎn)品開發(fā)生命周期。

—— 通 用 電 氣

時(shí)間敏感網(wǎng)絡(luò)是極大受益于賽靈思自適應(yīng)智能平臺(tái)的領(lǐng)域之一。計(jì)算任務(wù)要求很高，實(shí)時(shí)約束讓簡單的微處理器解決方案無力應(yīng)對?？焖傺葸M(jìn)的標(biāo)準(zhǔn)讓定制 ASIC 解決方案復(fù)雜化。這些應(yīng)用是我們的架構(gòu)師和設(shè)計(jì)人員在設(shè)計(jì)這些產(chǎn)品時(shí)設(shè)想的應(yīng)用類型。我們非常欣喜地看到我們的客戶認(rèn)識(shí)到我們解決方案的價(jià)值。我們將和他們一起克服尚待解決的更艱巨的挑戰(zhàn)。