91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      電子硬件DIY視頻

      文章：613 被閱讀：208.5w 粉絲數(shù)：138 關(guān)注數(shù)：1 點(diǎn)贊數(shù)：15

      電子硬件DIY視頻

      廣告

      BJ-EPM240學(xué)習(xí)板：MAX II內(nèi)部震動時鐘使用實(shí)驗(yàn)

      采用CPLD市場領(lǐng)先供應(yīng)商提供的MAX? II 開發(fā)套件，您可以評估MAX II CPLD的系列特性....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:07 ?4099次閱讀
      BJ-EPM240學(xué)習(xí)板：MAX II內(nèi)部震動時鐘使用實(shí)驗(yàn)

      課程8：簡單的Testbench設(shè)計(jì)

      描述測試信號的變化和測試過程的模塊叫做測試平臺（Testbench），它可以對電路模塊進(jìn)行動態(tài)的測試....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:06 ?2571次閱讀
      課程8：簡單的Testbench設(shè)計(jì)

      BJ-EPM240學(xué)習(xí)板：乘法器設(shè)計(jì)實(shí)驗(yàn)

      乘法器是模擬式電子式電能表的重要組成部分，也是電能表計(jì)量誤差的最主要來源。對時分割乘法器在諧波條件下....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:05 ?3315次閱讀
      BJ-EPM240學(xué)習(xí)板：乘法器設(shè)計(jì)實(shí)驗(yàn)

      BJ-EPM240學(xué)習(xí)板：VGA接口實(shí)驗(yàn)

      VGA接口就是顯卡上輸出模擬信號的接口，VGA（Video Graphics Array）接口，也叫....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:04 ?3225次閱讀
      BJ-EPM240學(xué)習(xí)板：VGA接口實(shí)驗(yàn)

      BJ-EPM240學(xué)習(xí)板：Johnson計(jì)數(shù)器實(shí)驗(yàn)

      在數(shù)字電子技術(shù)中應(yīng)用的最多的時序邏輯電路。計(jì)數(shù)器不僅能用于對時鐘脈沖計(jì)數(shù)，還可以用于分頻、定時、產(chǎn)生....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:03 ?2320次閱讀
      BJ-EPM240學(xué)習(xí)板：Johnson計(jì)數(shù)器實(shí)驗(yàn)

      BJ-EPM240學(xué)習(xí)板：數(shù)碼管顯示實(shí)驗(yàn)

      數(shù)碼管要正常顯示，就要用驅(qū)動電路來驅(qū)動數(shù)碼管的各個段碼，從而顯示出我們要的數(shù)字，因此根據(jù)數(shù)碼管的驅(qū)動....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:02 ?3323次閱讀
      BJ-EPM240學(xué)習(xí)板：數(shù)碼管顯示實(shí)驗(yàn)

      課程3：FPGA開發(fā)流程概述

      FPGA利用小型查找表（16×1RAM）來實(shí)現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-24 07:01 ?1840次閱讀
      課程3：FPGA開發(fā)流程概述

      課程6：Quartus II使用簡介與第一個工程實(shí)例

      Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:10 ?4362次閱讀
      課程6：Quartus II使用簡介與第一個工程實(shí)例

      BJ-EPM240學(xué)習(xí)板：按鍵消抖實(shí)驗(yàn)

      按鍵消抖通常的按鍵所用開關(guān)為機(jī)械彈性開關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開、閉合時，由于機(jī)械觸點(diǎn)的彈性作用，一個按鍵開....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:09 ?3625次閱讀
      BJ-EPM240學(xué)習(xí)板：按鍵消抖實(shí)驗(yàn)

      課程4：Verilog語法基礎(chǔ)

      Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:08 ?3105次閱讀
      課程4：Verilog語法基礎(chǔ)

      FPGA教程：可編輯邏輯器件基礎(chǔ)

      PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:06 ?2447次閱讀
      FPGA教程：可編輯邏輯器件基礎(chǔ)

      課程5：BJ-EPM240學(xué)習(xí)板介紹

      BJ-EPM240學(xué)習(xí)板主芯片使用的是Altera公司的MAXII系列EPM240T100C5，該芯....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:05 ?3920次閱讀
      課程5：BJ-EPM240學(xué)習(xí)板介紹

      FPGA Verilog實(shí)現(xiàn)4位數(shù)碼管動態(tài)顯示

      Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:04 ?13254次閱讀
      FPGA Verilog實(shí)現(xiàn)4位數(shù)碼管動態(tài)顯示

      基于STEP-MXO2-C核心板設(shè)計(jì)機(jī)器人競賽通用軟硬件平臺

      本設(shè)計(jì)采用STEP-MXO2-C核心板為控制板，設(shè)計(jì)了一款適用于各類機(jī)器人比賽的通用軟硬件平臺，30....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:03 ?2010次閱讀

      時序約束的四大步驟的具體介紹

      FPGA中的時序問題是一個比較重要的問題，時序違例，尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:02 ?4834次閱讀
      時序約束的四大步驟的具體介紹

      時序約束的步驟分析

      FPGA中的時序問題是一個比較重要的問題，時序違例，尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-23 07:01 ?2824次閱讀
      時序約束的步驟分析

      時序約束步驟：生成時鐘約束

      差分時鐘是將數(shù)據(jù)從源傳送到目的地有兩種常用的電氣方法。一種方法使用“單端”發(fā)信號概念，它在發(fā)射機(jī)和接....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:10 ?2682次閱讀
      時序約束步驟：生成時鐘約束

      時序約束步驟：系統(tǒng)同步與源同步

      針對普通時鐘系統(tǒng)存在著限制時鐘頻率的弊端，人們設(shè)計(jì)了一種新的時序系統(tǒng)，稱之為源同步時序系統(tǒng)。它最大的....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:09 ?5328次閱讀
      時序約束步驟：系統(tǒng)同步與源同步

      時序約束：不需要檢查的路徑

      時序表示動態(tài)規(guī)模或過程的時間演化。它們用于識別、建模和預(yù)測在離散時間間隔內(nèi)采樣的數(shù)據(jù)中的模式和行為。....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:08 ?2378次閱讀
      時序約束：不需要檢查的路徑

      時序約束：輸入演示概念

      約束有很多，并且總是有先后的，先約束哪些，再約束哪些，都有講究。按工程需要，定義好步驟，這樣就能一步....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:07 ?2286次閱讀
      時序約束：輸入演示概念

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（7）

      Zynq-7000系列的可編程結(jié)構(gòu)經(jīng)定制可以最大化系統(tǒng)級性能，滿足特定應(yīng)用的各種需求。該套件提供了包....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:06 ?1570次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（7）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（6）

      賽靈思可擴(kuò)展處理平臺芯片硬件的核心本質(zhì)就是將通用基礎(chǔ)雙ARMCortex-A9MPCore處理器系統(tǒng)....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:05 ?1320次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（6）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（5）

      應(yīng)用開發(fā)人員利用可編程邏輯強(qiáng)大的并行處理能力，不僅可以解決多種不同信號處理應(yīng)用中的大量數(shù)據(jù)處理問題，....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:04 ?1403次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（5）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（4）

      Zynq-7000嵌入式處理平臺系列的每款產(chǎn)品均采用帶有NEON及雙精度浮點(diǎn)引擎的雙核ARMCort....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:03 ?1393次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（4）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（3）

      Zynq-7000系列的可編程邏輯完全基于賽靈思最新7系列FPGA架構(gòu)來設(shè)計(jì)，可確保28nm系列器件....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:02 ?2213次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（3）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（2）

      賽靈思公司（Xilinx）推出的行業(yè)第一個可擴(kuò)展處理平臺Zynq系列。旨在為視頻監(jiān)視、汽車駕駛員輔助....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-20 07:01 ?1734次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（2）

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（1）

      AXI總線是一種多通道傳輸總線，將地址、讀數(shù)據(jù)、寫數(shù)據(jù)、握手信號在不同的通道中發(fā)送，不同的訪問之間順....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-19 07:10 ?1968次閱讀
      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（1）

      第一個設(shè)計(jì)思路講解：計(jì)數(shù)器架構(gòu)八步法講解

      計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門所組成，計(jì)數(shù)單元則由一系列具有存儲信息功能的各類觸發(fā)器構(gòu)成，這些....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-19 07:09 ?3370次閱讀
      第一個設(shè)計(jì)思路講解：計(jì)數(shù)器架構(gòu)八步法講解

      鋯石FPGA A4_Nano開發(fā)板視頻：HELLO FPGA之探索之謎

      FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-19 07:08 ?1904次閱讀

      鋯石FPGA A4_Nano開發(fā)板視：PS/2外設(shè)IP核的應(yīng)用

      IP核有三種不同的存在形式：HDL語言形式，網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核：軟核....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-19 07:07 ?2343次閱讀
      鋯石FPGA A4_Nano開發(fā)板視：PS/2外設(shè)IP核的應(yīng)用