設計背景： DDS（Direct Digital Synthesizer）直接數(shù)字式頻率合成器，是一....
設計背景： 數(shù)碼管是一種半導體發(fā)光 器件 ，其基本單元是發(fā)光二極管。 數(shù)碼管在我們的許多設計中都又用....
設計背景： rom是讀寫的的靜態(tài)存儲單元，在我們的設計中我們會經(jīng)常用到，數(shù)碼管模塊同樣的大大小小的設....
設計背景： 隨機存取存儲器 (random access memory，RAM)又稱作隨機存儲器，是....
大家好，博主最近有事忙了幾天，沒有更新，今天正式回來了。那么又到了每日學習的時間了，今天咱們來聊一聊....
大家好，又到了每日學習的時間了，上一篇《薦讀：基于FPGA 的CRC校驗碼生成器》文中，提到了要實現(xiàn)....
設計背景： 分頻在 fpga的設計中一直都擔任著很重要的角色，而說到分頻，我相信很多人都已經(jīng)想到了利....
設計背景： 在我們設計工程中我們會用到100M，500M等時鐘，如果我們的晶振達不到我們就需要倍頻，....
設計背景： 呼吸燈 廣泛應用于手機之上，并成為各大品牌新款手機的賣點之一。如果手機里面有未處理的通知....
設計背景： ROM是只讀存儲器(Read-Only Memory)的簡稱，是一種只能讀出事先所存數(shù)據(jù)....
設計背景： 在我們工程設計中，有時會需要到上升沿和下降沿這么一個說法，通過上升沿和下降沿來驅(qū)動一個電....
大家好，又到了每日學習的時間了，今天我們來聊一聊基于FPGA 的CRC校驗碼生成器。下面咱們就來具體....
大家好，又到了每日學習的時間了，今天咱們來聊一聊數(shù)字信號處理中DFT、DTFT和DFS的關系，咱們通....
大家好。又到了每日學習的時候了，近期很多人問我該如何去學FPGA，那么今天咱們就來聊一聊。 一、入門....
大家好，又到了每日學習時間了，學習過 verilog HDL 的各位都知道其和C語言有點類似，那今天....
大家好，又到了每日學習的時間了，今天我們來聊一聊如何去看懂電路原理圖。 電器修理、電路設計都是要通過....
問：如何區(qū)分同步復位和異步復位？可以理解為同步復位是作用于狀態(tài)，然后通過狀態(tài)來驅(qū)動電路復位的嗎（這樣....
大家好，又到了每日學習的時間了，今天我們來聊一聊在FPGA設計中RAM的兩種使用方法，RAM是用來在....
基于FPGA vivado 17.2 的數(shù)字鐘設計
本例程實現(xiàn)8階濾波器，9個系數(shù)，由于系數(shù)的對稱性，h(0)=h(8)，h1(1)=h(7)，h(2)....
設計背景：在我們的工程設計中我們會或多或少的用到開關，開關分為好多種，不管是哪一種開關在按下還是抬起都會有輕微
為了衡量電子系統(tǒng)的噪聲性能，需要引入噪聲因子F（Noise Factor）和噪聲系數(shù)NF（Noise Figu
1、 信號前面將keep ?hierarchy選擇YES ，或者選擇soft（在綜合時保持層次），這樣有利于你
設計背景： 狀態(tài)機是描述各種復雜時序的時序行為，是使用 HDL進行數(shù)學邏輯設計中非常重要的方法之一，....
設計背景：不管是在什么軟件和硬件語言，我們在我們的代碼中都或多或少的用到這兩條語句，if..else與case
上一篇說到了軟件的安裝以及破解，還有附帶的網(wǎng)盤里的軟件安裝包都分享給大家了。這一篇咱們就來說一說FP....
前兩篇給大家介紹了軟件的安裝、破解以及工程的建立等基本的軟件操作，這一篇就通過簡單的二選一的數(shù)據(jù)選擇....
之前有一篇文章介紹過仿真測試文件編寫的步驟： 1.給A模塊寫測試，其測試模塊的模塊名為A_tb,比如....
設計背景： 阻塞 (=)和非阻塞(=)一直是在我們FPGA中討論的問題，資深的學者都是討論的是賦值應....
設計背景： Verilog HDL語言分為面向綜合和面向仿真兩大類語句，且可綜合語句遠少于仿真語句，....
工商網(wǎng)監(jiān)