引 言

　　隨著社會信息交流需求的急劇增加、個人移動通信的迅速普及，頻譜已成為越來越寶貴的資源。天線技術(shù)采用空分復(fù)用（SDMA），利用在信號傳播方向上的差別，將同頻率、同時隙的信號區(qū)分開來。它可以成倍地擴展通信容量，并和其他復(fù)用技術(shù)相結(jié)合，最大限度地利用有限的頻譜資源。另外在移動通信中，由于復(fù)雜的地形、建筑物結(jié)構(gòu)對電波傳播的影響，大量用戶間的相互影響，產(chǎn)生時延擴散、瑞利衰落、多徑、共信道干擾等，使通信質(zhì)量受到嚴重影響。采用智能天線可以有效的解決這個問題。

　　目前迫切需要解決的是語音、視頻和數(shù)據(jù)三重播放的應(yīng)用問題。三重播放的核心集中在連接性和計算能力上。連接性就是必須實現(xiàn)不同設(shè)備、板卡和系統(tǒng)之間數(shù)據(jù)的高速通信；計算能力指設(shè)備、板卡和系統(tǒng)中的處理器能夠滿足新的復(fù)雜的算法要求。數(shù)字信號處理（Digital Signal Processing，簡稱DSP）是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。20世紀60年代以來，隨著計算機和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)應(yīng)運而生并得到迅速的發(fā)展。數(shù)字信號處理是一種通過使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息，來處理現(xiàn)實信號的方法，這些信號由數(shù)字序列表示。在過去的二十多年時間里，數(shù)字信號處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。德州儀器、Freescale等半導(dǎo)體廠商在這一領(lǐng)域擁有很強的實力。

　　1 串行RapidIO及其結(jié)構(gòu)

　　RapidIO互連技術(shù)在2001年完成基本規(guī)范。2003年10月，國際標準組織和國際電工委員會（IEC）一致通過了RapidIO互連規(guī)范，即ISO／IEC DIS 18372。目前在系統(tǒng)邏輯器件、FPGA和ASIC器件中已經(jīng)實現(xiàn)了該技術(shù)。TI公司經(jīng)過努力，也已經(jīng)在DSP芯片上實現(xiàn)了該項技術(shù)。串行RapidIO互連架構(gòu)解決了高性能嵌入式系統(tǒng)在可靠性和互連性方面的挑戰(zhàn)。嵌入式系統(tǒng)是“控制、監(jiān)視或者輔助裝置、機器和設(shè)備運行的裝置”（devices used to control, monitor, or assist the operation of equipment, machinery or plants）。從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機械等附屬裝置。目前國內(nèi)一個普遍被認同的定義是：以應(yīng)用為中心、以計算機技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統(tǒng)。

　　基于DSP的串行RapidIO的主要特點有：

　　①引腳數(shù)少；

　　②數(shù)據(jù)寬度和速度可調(diào)；

　　③具備DMA和消息傳遞功能；

　?、苤С謴?fù)雜可調(diào)整的拓撲結(jié)構(gòu)；

　　⑤支持多點傳送；

　?、蘅煽啃愿撸商峁┓?wù)質(zhì)量保證；

　　⑦功耗低。

　　C645x的串行RapidIO有3層結(jié)構(gòu)，如圖1所示。RapidIO結(jié)構(gòu)主要包括物理層、傳輸層和邏輯層。其中物理層負責(zé)描述器件的接口規(guī)范，例如分組傳輸機制、流量控制、電特性以及低級錯誤管理等；傳輸層為在不同端點設(shè)備之間傳送分組提供路由信息，交換設(shè)備以基于器件的路由方式工作于傳輸層；邏輯層定義總體的協(xié)議和分組格式，每個分組最多包含256字節(jié)的載荷，事務(wù)通過Load、Store或DMA操作來訪問地址空間。圖1中，邏輯層包括I／0系統(tǒng)、傳送消息、全局共享內(nèi)存以及為將來可能增加功能預(yù)留的擴充單元。

?

　　??? 2 系統(tǒng)硬件結(jié)構(gòu)

　　TMS320C645x系列DSP為TI公司推出的速度達到1.2 GHz的DSP，主要應(yīng)用于電信、醫(yī)療電子和新興的電子行業(yè)；可以連接32位DDR2內(nèi)存和66 MHz的PCI接口；具有2個串行干兆媒體獨立接口、以太網(wǎng)MAC端口、1個千兆以太網(wǎng)關(guān)，還有一個用于無縫連接公共電信數(shù)據(jù)流的電信串行接口。TMS320C645x具有的這些特性非常適合于超高速數(shù)據(jù)處理系統(tǒng)中。在高速數(shù)據(jù)系統(tǒng)中，大量數(shù)據(jù)的芯片之間的傳輸十分關(guān)鍵。只有快速、及時地將數(shù)據(jù)傳輸出去或者讀取進來，才可以減輕系統(tǒng)對數(shù)據(jù)存儲的壓力。圖2為TMS320C645x系列DSP的串行Ra—pidIO內(nèi)部結(jié)構(gòu)框圖。

　　從圖2可以看出，接收到的差分數(shù)據(jù)進入串行Ra—pidI0，首先RapidIO模塊根據(jù)數(shù)據(jù)的上升沿變化速度檢測出數(shù)據(jù)發(fā)送時鐘頻率，并以此頻率來接收后面的數(shù)據(jù)。然后，將接收的串行數(shù)據(jù)經(jīng)過S2P（Series to Parallel）單元，將串行數(shù)據(jù)轉(zhuǎn)換成10位的并行數(shù)據(jù)，從而降低了10倍數(shù)據(jù)傳輸速度。物理層得到并行數(shù)據(jù)后，將數(shù)據(jù)送到邏輯層，依次經(jīng)過譯碼、FIFO、CRC校驗和拆包處理，送到緩沖并進行數(shù)據(jù)處理，最后經(jīng)過DMA總線送到DSP處理單元，完成數(shù)據(jù)的接收。

　　2個DSP之間的RapidIO連接簡單、方便，如圖3所示，只要將收發(fā)數(shù)據(jù)相應(yīng)地連接上就可以了。由于RapidIO有4根并行數(shù)據(jù)總線，如果將所有的數(shù)據(jù)總線全部連接上，可以確保最高的通信速率。也可以使用1根數(shù)據(jù)總線通信，這時數(shù)據(jù)傳輸速度降低到最高通信速率的1／4。如果多個DSP相互之間都需要進行通信，則一般采用單根數(shù)據(jù)通信方式。圖4中的3個DSP之間相互使用RapidIO總線通信。此外，DSP之間的數(shù)據(jù)地和模擬地需要分別連接在一起（見圖3）。