DMA 通道的狀態(tài)機(jī)與仲裁

　　DMA 的通道是指能夠控制數(shù)據(jù)從起點(diǎn)傳輸?shù)浇K點(diǎn)的邏輯資源以及相應(yīng)的緩存空間。圖 3 展示了兩種類型通道在傳輸數(shù)據(jù)過程中的狀態(tài)機(jī)變化。其中虛線對應(yīng) AHB 到 AHB 的通道，實(shí)線對應(yīng) AHB 與 APB 間數(shù)據(jù)交換的通道。

　　AHB 與 APB 的數(shù)據(jù)交換以接收來自 AHB 的命令符作為傳輸?shù)拈_始。AHB 和 APB 能夠根據(jù)當(dāng)前的緩存充溢情況獨(dú)立地發(fā)出總線請求。于是相應(yīng)的邏輯各自進(jìn)入 AHB_RD（WR）_REQ 和 APB_REQ 狀態(tài)，并根據(jù)目的地址與當(dāng)前剩余的傳輸字節(jié)數(shù)來調(diào)整單次傳輸?shù)淖止?jié)。DMA 的 AHBMaster 和 APB Master 在狀態(tài)機(jī)的控制下，獨(dú)立地對 Read FIFO 或 Write FIFO 的一個(gè)端口進(jìn)行操作。

　　類似地， AHB 數(shù)據(jù)通道在接收命令符以后，進(jìn)入AHB_RD_REQ 狀態(tài)，在 FIFO 不足半滿的情況下，APB Mst從起始地址讀出數(shù)據(jù)放入緩存；在 FIFO 超過半滿的Signals情況下，AHB_WR_REQ 狀態(tài)從緩存中取出數(shù)據(jù)送至的地址。

　　由于在同一時(shí)刻只能有一個(gè)通道占有 AHB 或APB 總線，DMA 多通道的總線請求必須經(jīng)過仲裁器的仲裁。根據(jù)文獻(xiàn)［6］的分析，Round Robin 策略在相應(yīng)多設(shè)備的請求中能最有效地利用已知帶寬。為了讓AHB 的傳輸減少延時(shí)，在不同類型通道間使用固定優(yōu)先級。在同類型通道間，使用 Round Robin 策略使各設(shè)備有相同幾率被服務(wù)。

　　DMA 握手信號(hào)路由陣列

　　當(dāng) AMBA 總線上的外設(shè)數(shù)量增加時(shí)，數(shù)據(jù)源設(shè)備與目標(biāo)設(shè)備之間的對應(yīng)關(guān)系也隨著數(shù)量線性增加。必須設(shè)計(jì)一種可以動(dòng)態(tài)配置每個(gè)通道占有設(shè)備的方法，以減少通道的數(shù)量。

　　本文提出了一種基于握手信號(hào)路由陣列動(dòng)態(tài)配置通道的方法。 DMA 的握手信號(hào)控制著通道起始和終止?fàn)顟B(tài)。 DMA_REQ 信號(hào)是目標(biāo)設(shè)備對 DMA 控制器的輸入，標(biāo)識(shí)可以開始傳輸數(shù)據(jù)。當(dāng)傳輸完成后，目標(biāo)設(shè)備發(fā)出 DMA_ CMD_END 信號(hào)以通知 DMA 結(jié)束傳輸過程。由于目標(biāo)設(shè)備處理總線數(shù)據(jù)的速度可能低于總線的傳輸速度，因此通常在總線接收端使用小規(guī)模的緩存。而握手信號(hào)即用來控制緩存數(shù)據(jù)不會(huì)在進(jìn)入處理流程之前被來自總線的新數(shù)據(jù)覆蓋。

　　圖 4 展示了連接 8 個(gè)總線外設(shè)的 DMA 控制器的握手信號(hào)路由陣列的單元。2 個(gè)二級選擇器陣列分別用作 2 個(gè)握手信號(hào)的路由。H1~H8 是來自目標(biāo)設(shè)備的握手信號(hào)。每個(gè)通道使用 2 個(gè) 4 選 1 和 1 個(gè) 2 選 1 的選擇器級聯(lián)成一個(gè)單元來從 8 個(gè)握手信號(hào)中選出當(dāng)前占有通道設(shè)備的信號(hào)。在命令字獲取階段得到的目標(biāo)設(shè)備地址映射為一個(gè) 8bit 的信號(hào)（如00000001，00000010），輸入 8/3 編碼器來產(chǎn)生陣列的選擇信號(hào)。當(dāng)系統(tǒng)具有 16 個(gè)總線外設(shè)時(shí)，陣列單元為 4 個(gè) MUX4、 2 個(gè) MUX2 和最后一個(gè) MUX2 的三級級聯(lián)，以此類推。

　　2.4 功耗管理和同步復(fù)位的實(shí)現(xiàn)

　　在 0.18μm 的工藝下，由于時(shí)鐘樹的反轉(zhuǎn)引起的電容充放電對功耗的貢獻(xiàn)達(dá)到了整體功耗的 30%~40%。一種有效的遏制此類功耗的方法是采用門控時(shí)鐘。使用低電平有效的鎖存器和與門串連的方法得到門控時(shí)鐘，可以避免時(shí)鐘毛刺的產(chǎn)生。

　　由于時(shí)鐘無效以后 DMA 模塊進(jìn)入狀態(tài)鎖存，在下一次時(shí)鐘有效時(shí)，系統(tǒng)將以上一次時(shí)鐘關(guān)閉時(shí)鎖存的狀態(tài)進(jìn)入運(yùn)行。為了避免一個(gè)不確定的狀態(tài)在關(guān)閉時(shí)鐘時(shí)被鎖存，同步復(fù)位的電路將在時(shí)鐘關(guān)閉之前先復(fù)位所有觸發(fā)器電路。如圖 5 所示，一個(gè)兩級移位寄存器電路的輸出用來產(chǎn)生門控時(shí)鐘的使能信號(hào) CLK_DISABLE。當(dāng) Soft_Rst 信號(hào)為低時(shí)，門控時(shí)鐘的使能信號(hào)為 0，DFF3 輸入為 0，時(shí)鐘正常輸入。當(dāng)需要關(guān)閉時(shí)鐘時(shí)，Soft_Rst 先通過 APB 總線被寫高，在第 1 個(gè) APB 時(shí)鐘周期后，模塊同步復(fù)位成功且 Soft_Rst 已經(jīng)移位至 DFF1 的輸出，隨后組合邏輯把使能信號(hào)拉高，DFF3 的輸入信號(hào)為 1。在第 2 個(gè) APB 時(shí)鐘上升沿，DFF3 輸出為高，在隨后到來的相應(yīng)時(shí)鐘域的低電平時(shí)段，LAT 通路，于是時(shí)鐘被關(guān)閉。

　　仿真結(jié)果與性能

　　經(jīng)過 Design Compiler 邏輯綜合，DMA 控制器在 SMIC 0.18um 的工藝下，能夠達(dá)到 AHB 時(shí)鐘域 180MHz，APB 時(shí)鐘域 90MHz 的工作頻率。

　　ALP3310 是基于 AMBA 總線開發(fā)并采用了該 DMA 控制器的 32 位 RISC 處理器，含有 UART、I2C 等 16 個(gè)總線外設(shè)。DMA 控制器具有 2 個(gè) AHB 數(shù)據(jù)通道，6 個(gè) AHB 與 APB的數(shù)據(jù)通道。

　　不同的內(nèi)部結(jié)構(gòu)和系統(tǒng)仲裁的實(shí)現(xiàn)都會(huì)影響 DMA 的總線占有率。仿真表明，忽略 AHB 總線競爭以及 DMA 內(nèi)部通道競爭的影響，DMA 的 AHB 端口平均每 10 個(gè) AHB 周期可以完成 4 個(gè) Word 的傳輸，達(dá)到約 280MB/s 的傳輸速度。

　　在 AHB 和 APB 上對比 DMA 與軟件傳輸數(shù)據(jù)的速度。在 AHB 上，分別用微處理器和 DMA 將 SRAM 中的 128 個(gè)字節(jié)的數(shù)據(jù)搬移到 SRAM 的另一段地址中。如表 2 所示，DMA 的 AHB 傳輸對比軟件傳輸具有 80.0%的速度優(yōu)勢。

　　對于 APB 的傳輸，通過微處理器直接寫 APB 外設(shè)花費(fèi)了 7 100 個(gè) AHB 周期。而寫入 SRAM 僅花費(fèi)了 5 400 個(gè) AHB周期，并且微處理器隨即被釋放，剩余的工作由 DMA 完成，從而減少了 26.7%的傳輸時(shí)間。

　　本文提出了面向 AMBA 總線的 32 位高性能 DMA 控制器的設(shè)計(jì)方法，引入了雙時(shí)鐘域、同步復(fù)位門控時(shí)鐘和握手信號(hào)路由陣列的設(shè)計(jì)，并根據(jù)仿真結(jié)果進(jìn)行了性能分析。實(shí)驗(yàn)結(jié)果表明，采用了該 DMA 控制器的 32 位 RISC 處理器 ALP3310 的總線傳輸速度得到大幅提高。