在未來(lái)的節(jié)點(diǎn)上總有一些意想不到的行為，我們對(duì)如何處理它們還不是十分清楚。

例如在最先進(jìn)的節(jié)點(diǎn)上變得越來(lái)越明顯的是量子效應(yīng)，導(dǎo)致電子器件和信號(hào)行為異常和意想不到的變化。

對(duì)于大多數(shù)芯片行業(yè)來(lái)說(shuō)，量子效應(yīng)通常是發(fā)生在幕后，由代工廠根據(jù)數(shù)據(jù)開(kāi)發(fā)出一套可能大多數(shù)公司從未見(jiàn)過(guò)的一套設(shè)計(jì)規(guī)則，這就說(shuō)明了為什么代工廠和設(shè)備制造公司是迄今為止唯一受到量子效應(yīng)直接影響的公司，因?yàn)樗麄円恢痹谡{(diào)整他們的工藝和產(chǎn)品來(lái)把這些影響降到最低。但是隨著設(shè)計(jì)收縮到7／5nm或更先進(jìn)的節(jié)點(diǎn)，量子效應(yīng)正在成為一個(gè)越來(lái)越普遍和重要的問(wèn)題，最終會(huì)影響到在這些節(jié)點(diǎn)工作的每一個(gè)人。

“由于縮放和相關(guān)的要求，一旦某些器件尺寸變得非常小，器件中就會(huì)發(fā)生量子效應(yīng)，”IMEC的技術(shù)解決方案和支持總監(jiān)Anda Mocuta說(shuō)，“例如，作為柵極介電縮放和器件內(nèi)電場(chǎng)增大的結(jié)果，反轉(zhuǎn)層中的載流子不再位于二氧化硅-硅界面，而是在下面某處，從而增加了有效介電層厚度。這種效應(yīng)在CMOS技術(shù)中已經(jīng)存在一段時(shí)間了，它是一種量子效應(yīng)。展望未來(lái)，由于晶體管尺寸減小，預(yù)計(jì)會(huì)有更多的量子效應(yīng)發(fā)生，這對(duì)維持靜電并減少柵極長(zhǎng)度是需要的?！?/p>

量子效應(yīng)已被觀察、研究和提出多年了，它不僅僅是在半導(dǎo)體行業(yè)內(nèi)。例如，量子隧穿在α粒子衰變研究中已經(jīng)被記錄了近一個(gè)世紀(jì)。但是在芯片世界中，這些量子效應(yīng)會(huì)出現(xiàn)在各種奇怪的行為中，這些行為導(dǎo)致了各種問(wèn)題橫生。

“量子效應(yīng)一直存在，” 設(shè)在科文特的Lam Research部門計(jì)算產(chǎn)品副總裁David Fried說(shuō)?！霸诓涣私庵芷诰Ц窈土孔有?yīng)的情況下，不能真正求解晶體管方程。問(wèn)題是它多少影響了你對(duì)器件的物理和電學(xué)行為的理解。如果回到10至15年，在我們擁有高k和金屬柵極之前，我們?cè)跂艠O的一側(cè)具有多晶硅耗盡效應(yīng)，以及量子限制效應(yīng)，其中載流子溝道不是位于晶體管的界面處。由于晶體管溝道中的階躍函數(shù)密度，它會(huì)稍遠(yuǎn)一點(diǎn)。離界面遠(yuǎn)一點(diǎn)的是量子效應(yīng)，在130/90／65 nm時(shí)，它成為反轉(zhuǎn)電容行為的可測(cè)量δ。我們進(jìn)行了研究和學(xué)習(xí)，并把它建成我們的器件預(yù)測(cè)模型。然而我們都喜歡高K金屬柵，金屬柵消除了多晶硅的耗盡。我們?cè)跍系赖玫搅烁玫膱?chǎng)耦合，并在技術(shù)上開(kāi)始采用一些措施來(lái)減少這些量子效應(yīng)?！?/p>

圖1：多晶硅耗盡層上的金屬柵改進(jìn)和相關(guān)的電容及驅(qū)動(dòng)電流改進(jìn)?

在7 / 5nm以及更先進(jìn)節(jié)點(diǎn)的范圍內(nèi)，在與量子效應(yīng)相關(guān)的列表中又增添了一組新的令人擔(dān)憂的數(shù)據(jù)。

“你可以看到導(dǎo)線邊緣粗糙度的增加和變化，這給我們帶來(lái)了我們不希望看到的開(kāi)路或短路現(xiàn)象，”格芯的首席技術(shù)館Gary Patton說(shuō)?！斑@意味著你要盡可能地優(yōu)化接地規(guī)則，以使EUV的量產(chǎn)能夠做到最大化?！?/p>

關(guān)于內(nèi)存和其方向

閃存是芯片制造商開(kāi)始體驗(yàn)量子效應(yīng)的第一個(gè)地方。從幾年前開(kāi)始，NAND存儲(chǔ)公司就報(bào)告了數(shù)據(jù)在內(nèi)存中移動(dòng)和流出有意外的違規(guī)行為。

“這就是閃存移動(dòng)到垂直NAND的主要原因之一。”VLSI研究的首席執(zhí)行官G. Dan Hutcheson說(shuō)。“問(wèn)題是你不一定會(huì)得到你想要得到的東西。系統(tǒng)被設(shè)計(jì)成在一個(gè)隨機(jī)的世界中工作，但當(dāng)你進(jìn)入量子世界，卻不是按照你應(yīng)該認(rèn)為的那樣方式工作，而且沒(méi)有足夠的電子數(shù)量來(lái)測(cè)量到底出了什么問(wèn)題。”

有一些正在進(jìn)行中的研究，試圖盡量減少通過(guò)薄層材料的電子隧穿。一種這樣的方法叫自旋晶格，它可以局部化或“包含”雜散電子。自旋轉(zhuǎn)移扭矩（STT）MRAM使用的是電流而不是磁性來(lái)改變電子的自旋。

“多年來(lái)隧道的問(wèn)題在于它太慢，又太難實(shí)施?！?Hutcheson說(shuō)?！傲孔有?yīng)研究的另一個(gè)方向是如何使材料保持足夠的一致性，這樣就不會(huì)產(chǎn)生這些問(wèn)題。這也是一些大型設(shè)備公司一直在專注的?！?/p>

圖2： 超薄勢(shì)壘隧穿的電子波函數(shù)示意圖

柵隧穿是引入高介電常數(shù)柵材料的一個(gè)關(guān)鍵原因。對(duì)于期望的等效氧化物厚度，它們?cè)黾拥奈锢砗穸葴p少了隧穿。但在高級(jí)節(jié)點(diǎn)是不可能的，因?yàn)闁艠O氧化層會(huì)與其他特征尺寸一起縮放。