嵌入式設計人員花費大量時間為手頭的任務尋找合適的微控制器 （MCU）。通常，空間是一種約束，原始性能、I/O、內存資源、功耗和外圍設備的正確組合成為尋找合適的圣杯。

　　如果您具有特定設計所需的特殊邏輯，則搜索會變得更加復雜。也許這是一種“秘方”，您的公司比任何人都知道如何做得更好，并使最終產品脫穎而出。在這種情況下，很可能沒有人按照您想要的方式制造 MCU。

　　還有另一種選擇：協同 MCU 和 FPGA 配對。高度密集的 FPGA 可以吸收如此多的邏輯，以至于它們可以與微控制器甚至內部微控制器結合，從而比單獨使用任何一個部分做得更多。此外，您的邏輯的專有本質隱藏在 FPGA 內部，不會被窺探。

　　本文討論了允許設計人員將 FPGA 技術與嵌入式處理器相結合的幾個選項。我們將研究單片方法、片上系統(tǒng) （SoC） 解決方案、堆疊和模塊。

　　單芯片解決方案

　　可以使 Micros 運行得非常快。我們都熟悉觸手可及的數千兆赫處理器。然而，更快的處理器通常成本更高且更難實現。PCB 走線變成了傳輸線，需要嚴格的阻抗控制，尤其是在關鍵路徑信號上。并非每個設計都能承擔使用此類設備進行開發(fā)的成本和時間。

　　這使得以較低速度運行的成本更低、更通用的處理器成為我們設計的替代、更經濟的選擇。對于要求不高的應用，僅此一項就很好，但是當對速度的需求超過了微型的周期時間時，我們就不得不做出選擇?；谲浖姆椒o法與功能的硬邏輯實現的速度競爭。您可以在板上使用離散邏輯，或將處理器內核與純邏輯資源（如 FPGA）耦合。

　　雖然使用更簡單、不太復雜的處理器可以相當容易地設置、控制和監(jiān)視實時控制和狀態(tài)機設計，但有時需要更高端的外圍設備、更寬的數據路徑、更高的安全性和更快的執(zhí)行速度需要。這種級別的處理器馬力的一個很好的例子是Micro Semi SmartFusion2系列部件，例如M2S050T-FGG896，它實際上是基于 SoC 的，將硬核 IP 塊和 FPGA 結合在一個芯片上。通過利用器件內的硬核 IP，工程師可以在最小的硅片空間內最大限度地利用許多系統(tǒng)共有的功能資源，同時為使用 FPGA 結構和固件的設計定制提供充分的靈活性。

　　166 MHz ARM? Cortex?-M3 處理器內核與許多高端外設（如 CAN、以太網、PCI Express、SERDES 和 DDR 功能）相結合，同時耦合到基于 Actel 閃存的 50-Kgate 邏輯模塊（圖 1）。

　　圖 1：166 MHz ARM 內核提供了一個具有良好性能的通用平臺。在與嵌入式 50-Kgate FPGA 邏輯架構交互時，它可以跟上更高速度和更高要求的任務。邏輯結構為內核提供硬算術塊以及可定制的外設功能和 RAM 資源。

　　ARM 低功耗內核與 Actel 的 Flash Freeze 實時電源管理系統(tǒng)相結合，可實現 1 mW 的待機功率額定值，而在所有 50 K 四輸入基于查找表的邏輯時仍可達到令人印象深刻的 10 mW 功耗元素通電。

　　SmartFusion2 部件針對軍事、航空和太空應用，并被吹捧為高可靠性，并通過使用免疫零 FIT 閃存單元、受保護的存儲器和 ECC/EDAC 保護來防止單事件故障發(fā)生。256 位和 384 位高級加密標準 （AES） 和安全散列算法 （SHA） 的加密利用非確定性隨機位生成器來防范可預測的加密代碼。

　　模塊化解決方案

　　模塊化解決方案也是一個有價值的選擇，可以使用低速處理器或高端尖叫器。雖然模塊的成本通常高于單芯片解決方案，但它們提供更快的上市時間和原型周期、低風險的處理器引擎以及通常成熟且功能齊全的開發(fā)工具。當需要推出自己的產品以降低成本時，它們也可以用作參考設計。

　　可輕松用于原型設計的模塊化解決方案的一個很好的例子是DLP Designs的 DIP 封裝DLP-FPGA模塊（圖 2）。在這里，USB 鏈路控制器內的專用處理器只是充當 Xilinx XC3S250E 250-Kgate Spartan? 3E FPGA 的網關。它使用內置的配置加載器，并且本身可以是一個開發(fā)工具?？梢允褂脕碜?USB 或目標板的電源，該模塊包含穩(wěn)壓器、RAM 和 SPI 閃存，用于在上電時自動配置。

　　此 DIP 外形模塊上的專用處理器可輕松進行基于 USB 的編程和調試。FPGA 基本上可以免費運行您的設計。

　　此外，基于 Mac、PC 和 Linux 的系統(tǒng)可以通過 USB 端口連接以對 FPGA 進行編程并配置 40 個 I/O、板載 128 Kx8 SRAM 和 SPI 閃存。這部分已準備好進行邏輯綜合，并使用數字時鐘管理器來確保干凈、低偏差的內部信號。包括培訓和教程，以幫助您完成在 FPGA 中設計、加載和運行設計的過程。

　　信號處理模塊

　　對于信號處理，自適應或自修改設計可能需要將高速乘法和累加功能與足夠快的處理器相結合，以便在數字域中模擬模擬世界。Critical Link

　　的L138-F1-236-RL MITYDSP （圖 3）是具有兩個處理器的模塊化示例，TI 的 OMAP-L138 雙核應用處理器提供 456 MHz ARM926EJ-S MPU 與 456 MHz 浮點 TMS320C674x 緊密耦合VLIW DSP 以及 Xilinx Spartan-6 XC6SLX45 FPGA，具有多達 6，822 個 6 輸入查找表邏輯元件，支持超過 1 GHz 的數據速率。它旨在插入標準 SO-DIMM-200 接口，并可在 –40° 至 +70°C 擴展溫度環(huán)境中運行。

　　兩個高性能處理器（一個 DSP）和一個高速 FPGA 在這個緊湊的 SO-DIMM 模塊上緊密耦合，只需插入更多模塊即可擴展性能和并行處理應用程序。

　　這是一個功能非常強大的小模塊。板載 10/100 EMAC MII/MDIO 以太網接口、兩個 USB 端口、SATA 和 MMC/SD 存儲卡接口、視頻輸入和視頻輸出，以及 96 條 I/O 線。JTAG 開發(fā)通道可讓您快速加載、測試、仿真和調試您的設計。處理器環(huán)境支持 QNX、Linux、Windows 和 ThreadX 實時操作系統(tǒng) （RTOS），并具有大量閃存（512 MB 的 NAND 和 8 MB 的 SPI NOR）和 RAM（256 MB 的 DDR2）。

　　這些處理器和邏輯引擎的模塊化特性意味著可以將多個單元插入單個主板，以實現可擴展、可擴展和并行處理的應用。

　　另一個設計用于并行處理環(huán)境的模塊可通過使用 Cogniblok-4K Neuron 處理器的 Cogniem 901-1001 SDK 開發(fā)板進行測試和開發(fā)。這些是可配置和可堆疊的模式識別模塊，旨在并行處理復雜任務，如模式識別和運行流程密集型算法。人工智能處理器和 FPGA 與Everspin Technologies

　　的 4 MB High-Rel Magneto RAM（MRAM，基于巨磁電阻，不受 EMI、RFI 和 EMP 條件影響）的組合讓這些模塊以并行、多軸配置互連，以執(zhí)行認知計算、傳感器融合、視頻分析等。一旦管道被填滿，復雜的任務就可以虛擬實時完成。一個獨立的 USB 協處理器將電路板橋接到 USB，以便快速開發(fā)和下載。

　　總之，micro 與 FPGA 的結合可以實現高度的靈活性和性能，并簡化更新。這對于自適應算法、開發(fā)新技術以及在您希望隨著學習曲線的上升而改進算法或過程技術的任何設計特別有用。