RISC-V 內(nèi)核開始出現(xiàn)在異構(gòu) SoC 和封裝中，從一次性獨(dú)立設(shè)計(jì)轉(zhuǎn)向主流應(yīng)用，在主流應(yīng)用中它們被用于從加速器和額外處理內(nèi)核到安全應(yīng)用的一切事物。

這些變化微妙但意義重大。他們指出，越來越多的人接受基于開源指令集架構(gòu)的芯片或小芯片可以與 Arm、Synopsys (ARC) 和 Cadence (Tensilica Xtensa) 等經(jīng)過硅驗(yàn)證的內(nèi)核相結(jié)合，以創(chuàng)建相對(duì)便宜的和靈活的定制選項(xiàng)。雖然 RISC-V 尚未在獨(dú)立應(yīng)用程序中取得進(jìn)展，但 Ventana Micro Systems 等公司正在試水基于 RISC-V 的高性能計(jì)算芯片，用于數(shù)據(jù)中心。

RISC-V 不太可能很快取代現(xiàn)有的芯片架構(gòu)，但隨著它從單片、單一供應(yīng)商 SoC 轉(zhuǎn)向異構(gòu)、多芯片先進(jìn)封裝，它肯定會(huì)引起硬件設(shè)計(jì)界的極大關(guān)注。根據(jù) Semico Research 最近的一份報(bào)告，到 2027 年，RISC-V IP 預(yù)計(jì)將以 34.9% 的復(fù)合年增長率增長，而半導(dǎo)體 IP 的增長率為 9%。

根據(jù) RISC-V International 的數(shù)據(jù)，還有 70 個(gè)國家的 3,180 多個(gè) RISC-V 成員，包括 94 家芯片公司和 4 家系統(tǒng)公司。隨著政府機(jī)構(gòu)要求削減開發(fā)成本和時(shí)間的壓力越來越大，這個(gè)市場顯然值得關(guān)注。

“這看起來又很像 ASIC 模型，”瑞薩電子執(zhí)行副總裁 Sailesh Chittipeddi 說?！暗辉偈?CPU 為每個(gè)工作負(fù)載執(zhí)行 X、Y 和 Z 功能，而沒有與之相關(guān)的開銷。相反，所有這些公司都更加垂直化，以推動(dòng)他們需要的解決方案，無論是人工智能還是系統(tǒng)級(jí)的其他一些東西。這就是為什么我們看到越來越多的 CAD 公司越來越多地涉足系統(tǒng)級(jí)支持和系統(tǒng)級(jí)設(shè)計(jì)。現(xiàn)在您可以更深入地進(jìn)入每個(gè)領(lǐng)域。更廣泛地說，我們發(fā)現(xiàn)行業(yè)正在發(fā)生系統(tǒng)性變化，并轉(zhuǎn)向提供解決方案。”

RISC-V 正在成為這些異構(gòu)解決方案中不可或缺的組成部分，它之所以受到關(guān)注主要有兩個(gè)原因。首先，開源的 ISA 允許它相對(duì)簡單地定制，盡管對(duì)于關(guān)鍵應(yīng)用它仍然需要使用商業(yè) EDA 工具進(jìn)行驗(yàn)證和測試。其次，一旦設(shè)計(jì)完成就無需支付版稅，因此對(duì)于擁有經(jīng)驗(yàn)豐富的處理器工程師的設(shè)計(jì)團(tuán)隊(duì)而言，RISC-V 內(nèi)核可用于創(chuàng)建客戶或特定應(yīng)用的設(shè)計(jì)而無需支付版稅。

簡而言之，雖然只有一個(gè)標(biāo)準(zhǔn) ISA，但有許多可能的實(shí)現(xiàn)?！斑@類似于以太網(wǎng)，”RISC-V 基金會(huì)首席執(zhí)行官 Calista Redmond 說?！坝幸粋€(gè)標(biāo)準(zhǔn)，但不僅僅是一個(gè)供應(yīng)商。不同之處在于 RISC-V 采用模塊化方法。有 47 條指令的基本集，您可以添加針對(duì)不同工作負(fù)載所需的任何擴(kuò)展。還有一個(gè)廣泛的路線圖，其中包含 81 個(gè)不同工作組的不同部分，這些部分將得到批準(zhǔn)和驗(yàn)證，以滿足安全和安全標(biāo)準(zhǔn)。

不過，重點(diǎn)是經(jīng)驗(yàn)豐富的工程技能。例如，與 Arm 內(nèi)核不同，集成 RISC-V 并不簡單。任何 RISC-V 實(shí)現(xiàn)都需要在用例、最終應(yīng)用程序、物理鄰近范圍內(nèi)的其他組件以及這些組件如何影響其他組件的上下文中進(jìn)行全面表征。連接性以及該連接性對(duì)其他組件的潛在影響需要在所有已知或預(yù)期條件下得到充分理解和充分表征。

“在任何給定的時(shí)刻，你都可以為你現(xiàn)在正在開發(fā)的芯片盡可能地解決它，” Synopsys研究員 Rob Aitken 說?！跋乱淮危銓碛行碌?CPU 和更新的外部世界帶寬，并且可能在每個(gè)人都開始采用 UCIe 的情況下。但是您仍然必須返回到您的整體芯片或系統(tǒng)架構(gòu)，并確定您想要完成的是什么。你有某種計(jì)算系統(tǒng)，某處有內(nèi)存，還有不同種類的 GPU 或加速器。然后是如何讓 PowerPoint 中所有這些彩色方框相互通信的問題，因?yàn)樵谀承r(shí)候，當(dāng)你實(shí)際將它們連接在一起時(shí)，你可能會(huì)發(fā)現(xiàn)這個(gè)巨大的瓶頸，你必須想辦法解決這個(gè)問題?！?/p>

走向異構(gòu)

這是異構(gòu)設(shè)計(jì)的挑戰(zhàn)，因?yàn)椴⒎?SoC 中的所有模塊或高級(jí)封裝中的芯片/小芯片都是由同一個(gè)工程團(tuán)隊(duì)開發(fā)的。在許多情況下，它們甚至不是在同一個(gè)國家開發(fā)的。從集成的角度來看，組件越多，這一切就變得越復(fù)雜。

Imperas Software總裁兼首席執(zhí)行官 Simon Davidmann 表示：“轉(zhuǎn)向 RISC-V 的其中一個(gè)讓人們感到驚訝的事情是創(chuàng)新的自由?！?“我們有客戶在網(wǎng)絡(luò)上花費(fèi)大量時(shí)間來節(jié)省芯片。這完全是關(guān)于芯片如何相互通信，網(wǎng)絡(luò)是什么樣子，通信是什么樣子的。他們必須驗(yàn)證和驗(yàn)證所有這些，不僅要從功能的角度，還要從性能的角度。我們都在同一個(gè)核心上，但不同的是互連和事物的溝通方式。RISC-V 使您能夠購買一個(gè)內(nèi)核，對(duì)其進(jìn)行配置，放下一千個(gè)或一百個(gè)內(nèi)核，添加矢量引擎，然后通過您擁有的網(wǎng)絡(luò)和上面的軟件讓自己脫穎而出?！?/p>

其他人同意?！霸?MCU 領(lǐng)域，所有這些公司都在開展專有課程，在那里您擁有可以提供給客戶的硬件和軟件——完整的解決方案，”Renesas 的 Chittipeddi 說?！叭缓蟪霈F(xiàn)了 Arm，它創(chuàng)造了一個(gè)我們擁有靈活軟件包和 Arm 內(nèi)核的環(huán)境?，F(xiàn)在有 RISC-V。我們比其他公司稍早抓住了這股浪潮，所以當(dāng)人們?cè)谧鰷y試芯片時(shí)，我們推出了針對(duì)電機(jī)控制應(yīng)用優(yōu)化的產(chǎn)品。今年我們?yōu)檎Z音應(yīng)用程序優(yōu)化了 RISC-V。我們也可以將該概念擴(kuò)展到其他領(lǐng)域。MCU 端和 MPU 端發(fā)生的轉(zhuǎn)變意義重大，RISC-V 幫助我們的汽車業(yè)務(wù)迅速效仿?！?/p>

但是，在 RISC-V 的優(yōu)勢越來越明顯的同時(shí)，潛在的問題也越來越明顯。Davidmann 表示，質(zhì)量和驗(yàn)證對(duì)于 RISC-V 社區(qū)來說是巨大的挑戰(zhàn)，他們通常無法承受與一些較大的處理器公司相同數(shù)量的驗(yàn)證周期。他說：“我們必須共同努力并協(xié)作構(gòu)建應(yīng)用程序生態(tài)系統(tǒng)，因?yàn)閮?nèi)核的質(zhì)量將成為未來的一大挑戰(zhàn)。”

安全

安全性是生態(tài)系統(tǒng)中的增長領(lǐng)域之一，既用于開發(fā)工具和加密核心，也用于芯片本身的安全性。

Codasip首席營銷官 Rupert Baines認(rèn)為，包含 RISC-V 的芯片在安全性方面具有明顯優(yōu)勢，部分原因是它基于開源代碼?！叭藗兏訌?qiáng)調(diào)'陽光是最好的消毒劑'，因此更加強(qiáng)調(diào)觀察、檢查和觀察事物，”他說。最終，安全性取決于架構(gòu)的實(shí)現(xiàn)方式?！坝行┫到y(tǒng)會(huì)非常糟糕，有些系統(tǒng)會(huì)非常非常好。”

Codasip 最近收購了Cerberus Security Labs。Baines 表示，Codasip 正在將 Cerberus 的 IP 集成到 Codasip 產(chǎn)品中，以便客戶可以快速創(chuàng)建安全的 RISC-V 處理器設(shè)計(jì)。

RISC-V 還可以作為安全解決方案的可定制核心。例如，Rambus 幾年前為政府和軍事應(yīng)用開發(fā)了一種可編程的信任根防篡改內(nèi)核，其中包括 AES、RSA 和 ECC 加密加速器內(nèi)核以及一個(gè)真正的隨機(jī)數(shù)生成器。

Riscure同樣開發(fā)了專門的模擬器來模擬使用 RISC-V 的安全屬性。

Riscure 董事總經(jīng)理 Maarten Bron 表示：“它展示了芯片中硬件與軟件對(duì)抗措施的功效，以及硬件對(duì)抗措施實(shí)際上如何將軟件對(duì)抗措施的有效性提高 10 倍?！?/p>

后續(xù)步驟

RISC-V 顯而易見的是，整個(gè)生態(tài)系統(tǒng)正在快速發(fā)展。EDA 供應(yīng)商競相圍繞 RISC-V 定位他們的工具。

例證：Siemens EDA 推出了基于 RISC-V 工作組標(biāo)準(zhǔn)的調(diào)試工具，該標(biāo)準(zhǔn)目前處于第二次修訂中?！昂芏嘣O(shè)計(jì)不僅僅是 RISC-V，”西門子 EDA的 Tessent 產(chǎn)品經(jīng)理 Peter Shields 說. “理解復(fù)雜系統(tǒng)中的程序行為是一項(xiàng)巨大的挑戰(zhàn)。停止內(nèi)核來調(diào)試軟件通常是非常不切實(shí)際的。在實(shí)時(shí)系統(tǒng)的上下文中尤其如此，當(dāng)核心停止時(shí)，系統(tǒng)的性質(zhì)不會(huì)等待。因此，需要的是一種全速觀察程序行為的非侵入式方法。這使您能夠準(zhǔn)確地查看軟件在系統(tǒng)中的執(zhí)行方式以及它如何響應(yīng)實(shí)時(shí)事件。處理器跟蹤為您提供了在不停止內(nèi)核的情況下絕對(duì)捕獲已執(zhí)行指令序列的能力?！?/p>

其他挑戰(zhàn)與 RISC-V 關(guān)系不大，而與使用較小節(jié)點(diǎn)的現(xiàn)實(shí)情況有關(guān)?！爱?dāng)我們轉(zhuǎn)向更小的節(jié)點(diǎn)時(shí)，會(huì)出現(xiàn)所有這些擴(kuò)展問題和挑戰(zhàn)，”戴維曼說?！斑@是構(gòu)建這些東西并將其放在設(shè)備上的物理機(jī)制。我們剛剛開始在 SoC 級(jí)別與其他一些公司合作，如果我們達(dá)到系統(tǒng)級(jí)別，那將是一個(gè)漫長而緩慢的過程?！?/p>

進(jìn)軍數(shù)據(jù)中心和汽車應(yīng)用將為提高 RISC-V 設(shè)計(jì)的可靠性帶來更大的壓力。意大利博洛尼亞大學(xué)和摩德納大學(xué)以及蘇黎世聯(lián)邦理工學(xué)院的研究人員開發(fā)了一種基于 RISC-V 的開源 SoC，能夠以超低功耗運(yùn)行 Linux。西班牙巴塞羅那超級(jí)計(jì)算中心的研究人員最近也推出了一款集成了RISC-V矢量擴(kuò)展的矢量處理加速引擎。

這些項(xiàng)目相對(duì)于現(xiàn)有處理器的表現(xiàn)如何還有待觀察，但此舉說明了 RISC-V 生態(tài)系統(tǒng)的增長和雄心。

結(jié)論

盡管 RISC-V 不太可能很快取代現(xiàn)有的芯片架構(gòu)，但 RISC-V 內(nèi)核在異構(gòu) SoC 和封裝中的增長表明這種開源指令集架構(gòu)正變得越來越主流。RISC-V 的優(yōu)勢包括定制和再定制的能力，以及設(shè)計(jì)完成后無需支付版稅的事實(shí)。此外，由于大量公司和工程師在開源代碼上進(jìn)行合作，它可以提供安全優(yōu)勢。

同時(shí)，RISC-V集成并不簡單，需要更多的應(yīng)用來管理核心質(zhì)量和驗(yàn)證。隨著這個(gè)快速發(fā)展的生態(tài)系統(tǒng)的成熟，它肯定會(huì)展現(xiàn)出新的優(yōu)勢和挑戰(zhàn)。

編輯：黃飛

?