電子發(fā)燒友App
摘要：第二代電流傳輸器運(yùn)算放大器(CCII)與采用電壓反饋的類(lèi)似器件相比可以提供更寬的頻帶，適用于RF混頻器、高頻精密整流器以及醫(yī)療產(chǎn)品，例如：電阻抗斷層成像系統(tǒng)。傳統(tǒng)的運(yùn)算放大器受其增益帶寬積限制，不能勝任高頻應(yīng)用。
電流傳輸器通常用于傳統(tǒng)運(yùn)算放大器無(wú)法支持的高頻產(chǎn)品，因?yàn)閭鹘y(tǒng)設(shè)計(jì)的增益帶寬積有限。理論上講，電流傳輸器只受設(shè)計(jì)中晶體管ft的限制。目前采用電流傳輸器的應(yīng)用主要包括：RF混頻器、高頻精密整流器以及醫(yī)療產(chǎn)品，比如電阻抗斷層成像系統(tǒng)(EIT)。
圖1. 雙極型CCII
從圖1可以看出CCII傳輸器可以當(dāng)作一個(gè)理想的晶體管模型：
Y是基極/柵極
X是發(fā)射極/源極
Z是集電極/漏極
這種利用BJT構(gòu)成的電路能夠很好地工作，因?yàn)锽JT的跨導(dǎo)和Early電壓比CMOS器件高。因此，電流傳輸器可以很好地用作源極跟隨器。增益X/Y接近于1，Z具有高輸出阻抗，這是CMOS電路望塵莫及的。
式中，gL是負(fù)載電導(dǎo)，gds是漏源間電導(dǎo)， gm是CMOS器件的跨導(dǎo)。
利用TSMC 0.18μm工藝，在負(fù)載為1kΩ時(shí)，典型的仿真增益可以達(dá)到0.7。同理想增益1相比，存在30%的輸出增益損失。
圖2a. 簡(jiǎn)單的源極跟隨器
圖2a可以按照下面的圖2b實(shí)現(xiàn)。
圖2b. CCII無(wú)緩沖源極跟隨器及其實(shí)現(xiàn)
從圖2b可以看出輸出X被反饋到長(zhǎng)尾晶體管對(duì)的一個(gè)輸入(X')。長(zhǎng)尾晶體管對(duì)的另一個(gè)輸入是Y，輸入Y通過(guò)M1改變電流。M2與M3不同，M4是電流鏡。
M2和M4之間存在電流差。從器件M5的柵極/源極電容Cgs拉電流或饋入電流，可以解決不平衡問(wèn)題。在輸出X'與Y達(dá)到匹配之前，帶寬限制定義為晶體管充電和放電的速率。因此，帶寬限制可以定義為：
圖3. 采用無(wú)緩沖放大器的電流傳輸器(CCII+)
M7/M8對(duì)來(lái)自M5/M6的電流進(jìn)行簡(jiǎn)單鏡像，得到CCII+的輸出Z(-)。
必要時(shí)，可以給M7/M8增加一個(gè)共源共柵結(jié)構(gòu)，以提高Z的輸出阻抗。需要注意的是：為了正確模擬電流，X的輸出阻抗必須與Z匹配，比如，M5/M6必須使用與M7/M8相同的晶體管類(lèi)型。
CCII的增益可簡(jiǎn)單表示為：
圖4. 電流傳輸器配置為CCII-
圖4中，如果所有晶體管規(guī)格一致，并且選取Yb' (圖3中的偏置點(diǎn))，M10和M11所產(chǎn)生的電流將為2i。通過(guò)M9鏡像，在M13得到2i電流。M12提供電流為I，并通過(guò)Z(+)提供電流-i，由此得到一個(gè)真正的CCII-輸出。這種方案存在一個(gè)問(wèn)題：Z(+)有一個(gè)直流項(xiàng)-i，而不是+i。因此，Z(+)輸出需要增加2i的直流電流補(bǔ)償-I，圖5提供了這個(gè)附加項(xiàng)。
圖5. 增加直流偏置后的CCII-輸出
圖5中，晶體管M14和M15提供適當(dāng)?shù)碾娏餮a(bǔ)償M13吸取的直流電流(注意：M14和M15必須與M12匹配)。令R3電流等于i(DC) - i'，R3和R2必須匹配。它們阻值的任何不匹配都會(huì)導(dǎo)致輸出直流值的差異。
圖6. 直流補(bǔ)償電路(圖5)的VBIAS電路
本設(shè)計(jì)的唯一問(wèn)題是需要另一個(gè)電阻(R4)，而且R4必須與R2、R3匹配。
使用共源共柵器件代替M5/M6和M7/M8可以改善性能，使帶寬達(dá)到900MHz，增益提高到0.993，PSRR也提高到51dB。
參考文獻(xiàn)
1K.C. Smith and A. Sedra, 'The Current-Conveyor — A New Circuit Building Block,' IEEE Proc, Vol. 56, 1968, pp. 1368–1369.
2C. Toumazou, John Lidgey & Alison Payne, 'Practical Integrated Current-Conveyors, Current Mode Circuits Techniques in Analog High Frequency Design,' July 1996, Chapter 5.2, pp. 69–80.
3K.C. Smith and A. Sedra, 'A Second Generation Current-Conveyor and its Applications,' IEEE Trans, CT-17, 1970, pp. 132–134.
概述
電流傳輸器或CCI (可以看作一個(gè)理想的晶體管)的概念最初是由Smith和Sedra于19681,2提出的。之后，在1970年，CCI被更加通用的第二代器件CCII3所取代。現(xiàn)在的傳輸器設(shè)計(jì)主要采用BJT，它們與CMOS相比具有更高的跨導(dǎo)，非常適合電流反饋運(yùn)算放大器的設(shè)計(jì)，例如：MAX477高速放大器和MAX4112低功耗放大器，其特點(diǎn)是電流反饋，而不是標(biāo)準(zhǔn)運(yùn)算放大器中使用的電壓反饋方式。因此，電流反饋運(yùn)算放大器不像標(biāo)準(zhǔn)運(yùn)算放大器那樣受到增益帶寬積的限制，它可以提供比電壓反饋器件更寬的頻帶。電流傳輸器通常用于傳統(tǒng)運(yùn)算放大器無(wú)法支持的高頻產(chǎn)品，因?yàn)閭鹘y(tǒng)設(shè)計(jì)的增益帶寬積有限。理論上講，電流傳輸器只受設(shè)計(jì)中晶體管ft的限制。目前采用電流傳輸器的應(yīng)用主要包括：RF混頻器、高頻精密整流器以及醫(yī)療產(chǎn)品，比如電阻抗斷層成像系統(tǒng)(EIT)。
雙極型傳輸器
圖1所示框圖是使用雙極型器件構(gòu)成的電流傳輸器。圖1. 雙極型CCII
從圖1可以看出CCII傳輸器可以當(dāng)作一個(gè)理想的晶體管模型：
Y是基極/柵極
X是發(fā)射極/源極
Z是集電極/漏極
這種利用BJT構(gòu)成的電路能夠很好地工作，因?yàn)锽JT的跨導(dǎo)和Early電壓比CMOS器件高。因此，電流傳輸器可以很好地用作源極跟隨器。增益X/Y接近于1，Z具有高輸出阻抗，這是CMOS電路望塵莫及的。
CMOS源極跟隨器
如同上述說(shuō)明，CMOS跟隨器的主要問(wèn)題是gm和Early電壓(1/lambda)較低，等同于低增益，因?yàn)殡妷焊S器的增益很大程度上依賴(lài)于這兩個(gè)參數(shù)的提高。通過(guò)下式可以看到這個(gè)關(guān)系：式中，gL是負(fù)載電導(dǎo)，gds是漏源間電導(dǎo)， gm是CMOS器件的跨導(dǎo)。
利用TSMC 0.18μm工藝，在負(fù)載為1kΩ時(shí)，典型的仿真增益可以達(dá)到0.7。同理想增益1相比，存在30%的輸出增益損失。
電流傳輸器源極跟隨器
利用一個(gè)不帶緩沖的放大器(圖2a)可以模擬增益為1的源極跟隨器，然后在圖1設(shè)計(jì)的基礎(chǔ)上增加這一電路，構(gòu)成CCII電流傳輸器。圖2a. 簡(jiǎn)單的源極跟隨器
圖2a可以按照下面的圖2b實(shí)現(xiàn)。
圖2b. CCII無(wú)緩沖源極跟隨器及其實(shí)現(xiàn)
從圖2b可以看出輸出X被反饋到長(zhǎng)尾晶體管對(duì)的一個(gè)輸入(X')。長(zhǎng)尾晶體管對(duì)的另一個(gè)輸入是Y，輸入Y通過(guò)M1改變電流。M2與M3不同，M4是電流鏡。
M2和M4之間存在電流差。從器件M5的柵極/源極電容Cgs拉電流或饋入電流，可以解決不平衡問(wèn)題。在輸出X'與Y達(dá)到匹配之前，帶寬限制定義為晶體管充電和放電的速率。因此，帶寬限制可以定義為：
采用非緩沖放大器的電流傳輸器(CCII+)
按照?qǐng)D2，可以實(shí)現(xiàn)電流傳輸器(CCII+)的第一部分。為了完成電流傳輸器(CCII+)的剩余部分，輸出X'電流只需進(jìn)行鏡像，參考圖3，它給出了Z的輸出電路。圖3. 采用無(wú)緩沖放大器的電流傳輸器(CCII+)
M7/M8對(duì)來(lái)自M5/M6的電流進(jìn)行簡(jiǎn)單鏡像，得到CCII+的輸出Z(-)。
必要時(shí)，可以給M7/M8增加一個(gè)共源共柵結(jié)構(gòu)，以提高Z的輸出阻抗。需要注意的是：為了正確模擬電流，X的輸出阻抗必須與Z匹配，比如，M5/M6必須使用與M7/M8相同的晶體管類(lèi)型。
CCII的增益可簡(jiǎn)單表示為：
從CCII+轉(zhuǎn)變?yōu)镃CII-
選取偏置點(diǎn)Yb' (圖3)，增加圖4所示附加連接。圖4. 電流傳輸器配置為CCII-
圖4中，如果所有晶體管規(guī)格一致，并且選取Yb' (圖3中的偏置點(diǎn))，M10和M11所產(chǎn)生的電流將為2i。通過(guò)M9鏡像，在M13得到2i電流。M12提供電流為I，并通過(guò)Z(+)提供電流-i，由此得到一個(gè)真正的CCII-輸出。這種方案存在一個(gè)問(wèn)題：Z(+)有一個(gè)直流項(xiàng)-i，而不是+i。因此，Z(+)輸出需要增加2i的直流電流補(bǔ)償-I，圖5提供了這個(gè)附加項(xiàng)。
圖5. 增加直流偏置后的CCII-輸出
圖5中，晶體管M14和M15提供適當(dāng)?shù)碾娏餮a(bǔ)償M13吸取的直流電流(注意：M14和M15必須與M12匹配)。令R3電流等于i(DC) - i'，R3和R2必須匹配。它們阻值的任何不匹配都會(huì)導(dǎo)致輸出直流值的差異。
VBIAS電路
為了得到所要求的電壓，VDCBIAS將保持M14和M15的直流電流，VDCBIAS (圖5)也必須與節(jié)點(diǎn)Yb' (圖4和圖5)具有相同的直流值。實(shí)現(xiàn)這一步只需要模擬前端電路，并將輸入信號(hào)的直流值(VINDC)作為這一級(jí)的輸入偏壓，如圖6所示。圖6. 直流補(bǔ)償電路(圖5)的VBIAS電路
本設(shè)計(jì)的唯一問(wèn)題是需要另一個(gè)電阻(R4)，而且R4必須與R2、R3匹配。
仿真結(jié)果
使用圖3所示CCII+，并采用TSMC 0.18μm工藝，R1 = 1kΩ，R2 = 1kΩ，可以得到增益為1。器件的3dB帶寬為2.5GHz，電源抑制比(PSRR)為41dB，增益為0.972。使用共源共柵器件代替M5/M6和M7/M8可以改善性能，使帶寬達(dá)到900MHz，增益提高到0.993，PSRR也提高到51dB。
參考文獻(xiàn)
1K.C. Smith and A. Sedra, 'The Current-Conveyor — A New Circuit Building Block,' IEEE Proc, Vol. 56, 1968, pp. 1368–1369.
2C. Toumazou, John Lidgey & Alison Payne, 'Practical Integrated Current-Conveyors, Current Mode Circuits Techniques in Analog High Frequency Design,' July 1996, Chapter 5.2, pp. 69–80.
3K.C. Smith and A. Sedra, 'A Second Generation Current-Conveyor and its Applications,' IEEE Trans, CT-17, 1970, pp. 132–134.
工商網(wǎng)監(jiān)
評(píng)論