摘要： 較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統(tǒng)中的具體設(shè)計(jì)方案。

關(guān)鍵詞： 低壓CPLD 邏輯電平 電源 EMP7512A

引 言
??隨著微電子技術(shù)的飛速發(fā)展，體積更小、功耗更低、性能更佳的低壓芯片不斷涌現(xiàn)。I/O電平邏輯向3.3V、 2.5V、1.8V，甚至更低的方向發(fā)展。但數(shù)十年來(lái)，由于5V電源的器件一直占據(jù)比較重要的市場(chǎng)，在系統(tǒng)設(shè)計(jì)中它們經(jīng)常共存在一塊電路板中，因此在設(shè)計(jì)它們的過(guò)程中，就不可避免地要碰到不同電壓電平的接口問(wèn)題。

1 EPM7512A簡(jiǎn)述

　　 EMP7512A是Altera公司推出的MAX7000A 系列的CPLD(Complex Programmable Logic Device)；采用CMOS EEPROM工藝，傳輸延時(shí)僅為3.5ns，可實(shí)現(xiàn)頻率高達(dá)200MHz的計(jì)數(shù)器；內(nèi)部具有豐富的資源——512個(gè)觸發(fā)器，1萬(wàn)個(gè)用戶可編程門；為了比較適合混合電壓系統(tǒng)，提供了2.5V、3.3V電壓的內(nèi)核，通過(guò)配置，輸入引腳可以工作兼容2.5V/3.3V/5V/邏輯電平，輸出可以配置為 2.5V/3.3V邏輯電平輸出。EPM7512A同時(shí)還提供了JTAG接口，可進(jìn)行ISP編程，極大方便了用戶。

2 電源設(shè)計(jì)

　　 在本系統(tǒng)中，外界提供的電源為±12V和+5V，而EPM7512A的工作電壓需接3.3V，所以首先要解決好電源的問(wèn)題。以下是幾種解決方案。

(1)采用低壓差線性穩(wěn)壓芯片
　　 線性穩(wěn)壓芯片是一種最簡(jiǎn)單的電源轉(zhuǎn)換芯片，基本上不需要外圍元件。使用方便、成本低、紋波小、無(wú)電磁干擾。 但是傳統(tǒng)的線性穩(wěn)壓器，如78xx系列都要求輸入電壓要比輸出電壓高2V~3V以上，否則不能正常工作，所以78xx系列已經(jīng)不能夠滿足3.3V電源設(shè)計(jì)的要求。 面對(duì)低電壓電源的需求，許多電源芯片公司推出了低壓差線性穩(wěn)壓器LDO(Low Dropout Regulator)。這種電源芯片的壓差只有1.3V ~ 0.2V，可以實(shí)現(xiàn)5V轉(zhuǎn)3.3V/2.5V，3.3V轉(zhuǎn)2.5V/1.8V等要求。

(2)設(shè)計(jì)開關(guān)電源
　　 開關(guān)電源也是實(shí)現(xiàn)電源轉(zhuǎn)換的一種方法，且效率很高，但設(shè)計(jì)要比使用線性穩(wěn)壓器復(fù)雜得多。不過(guò)對(duì)于大電流高功率的設(shè)計(jì)，建議采用開關(guān)電源。現(xiàn)在開關(guān)電源里面的同步整流技術(shù)可以很好地解決低壓、大電流的問(wèn)題。

(3)電阻分壓
　　 這種方法簡(jiǎn)單、成本低，但是分壓輸出受負(fù)載大小影響，不推薦在低壓系統(tǒng)中使用。綜合對(duì)比上面幾種方案，選用了TI公司的LDO芯片TPS7333QD，負(fù)載能力500mA，符合系統(tǒng)功耗要求。

3 邏輯接口設(shè)計(jì)

(1)各種電平的轉(zhuǎn)換標(biāo)準(zhǔn)

　　 EMP7512A的供電電壓為3.3V，當(dāng)VCCINT接3.3V時(shí)，輸入口的邏輯電平范圍為-2V~5.75V。輸出口的邏輯電平范圍為0V~VCCIO。VCCIO可以接2.5V或者3.3V。在進(jìn)行CPLD系統(tǒng)設(shè)計(jì)時(shí)，除了CPLD本身外，還有很多外圍的模塊和芯片，比如Flash、D/A、A/D等。這些可歸成兩類——驅(qū)動(dòng)CPLD的5V電平和被CPLD驅(qū)動(dòng)的5V電平芯片。因此就存在一個(gè)如何將低壓CPLD與這些芯片或模塊可靠接口的問(wèn)題。表1所列為5V CMOS、5V TTL和3.3V電平的轉(zhuǎn)換標(biāo)準(zhǔn)。其中，VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓，VIL表示輸入低電平的最高電壓，VOL表示輸出低電平的最高電壓。從表1中可以看出，5V TTL和3.3V的轉(zhuǎn)換標(biāo)準(zhǔn)是一樣的，而5V CMOS的轉(zhuǎn)換標(biāo)準(zhǔn)是不同的。因此，在將3.3V系統(tǒng)與5V系統(tǒng)接口時(shí)，必須考慮到兩者的不同。

(2)邏輯電平不同時(shí)接口出現(xiàn)的問(wèn)題

　　 在混合電壓系統(tǒng)中，不同電源電壓的邏輯器件互相接口存在以下幾個(gè)問(wèn)題。

① 加到輸入和輸出引腳上允許的最大電壓限制問(wèn)題。器件對(duì)加到輸入或者輸出腳上的電壓通常是有限制的。這些引腳由二極管或者分離元件接到Vcc。如果接入的電壓過(guò)高，則電流將會(huì)通過(guò)二極管或者分離元件流向電源。例如在3.3V器件的輸入端加上5V的信號(hào)，則5V電源會(huì)向3.3V電源充電。持續(xù)的電流將會(huì)損壞二極管和其它電路元件。

② 兩個(gè)電源間電流的互串問(wèn)題。在等待或者掉電方式時(shí)，3.3V電源降落到0V，大電流將流通到地。這使得總線上的高電壓被下拉到地，引起數(shù)據(jù)丟失和元件損壞。必須注意的是：不管在3.3V的工作狀態(tài)還是在0V的等待狀態(tài)，都不允許電流流向Vcc。

③ 接口輸入轉(zhuǎn)換門限問(wèn)題。用5V的器件驅(qū)動(dòng)3.3V的器件有很多不同的情況，同樣TTL和CMOS間的轉(zhuǎn)換電平也存在著不同情況。驅(qū)動(dòng)器必須滿足接收器的輸入轉(zhuǎn)換電平，并且要有足夠的容限以保證不損壞電路元件。

(3)EPM7512A與5V電平接口的4種情形

　　 在該系統(tǒng)中，有下面4種不同的情況需考慮。(配置腳VCCINT、VCCIO均須接3.3V，把EPM7512A配置成 3.3V TTL器件。)

① 5V TTL器件驅(qū)動(dòng)EPM7512A(直接相連)。由于5V TTL和3.3V的電平轉(zhuǎn)換標(biāo)準(zhǔn)是一樣的，5V TTL器件輸出的典型值為3.6V，因此，如果3.3V器件能夠承受5V的電壓，則從電平上來(lái)說(shuō)是完全可以直接相連的。EPM7512A能承受5V TTL電平驅(qū)動(dòng)。

② EPM7512A驅(qū)動(dòng)5V TTL器件(直接相連)。由于 3.3V器件的VOH和VOL電平分別是2.4V和0.4V，5V TTL器件的VIH 和VIL 電平分別是2V和0.8V；而EPM512A 實(shí)際上能輸出3V擺幅的電壓，顯然5V TTL器件能夠正確識(shí)別EMP7512A的輸入電平。

③ 5V CMOS器件驅(qū)動(dòng)EPM7512A(直接相連)。分析5V CMOS的VOH 和VOL以及3.3V的VIH 和VIL 的轉(zhuǎn)換電平可以看出，雖然兩者存在一定的差別，但是能夠承受5V電壓的3.3V器件能夠正確識(shí)別5V器件送來(lái)的電平值。所以能夠承受5V電壓的3.3V 器件的輸入端可以直接與5V器件的輸出端接口。EPM7512A有5V容限，故能直接與5V器件的輸出端接口。

④ EPM7512A驅(qū)動(dòng)5V CMOS(不能直接相連)。3.3V與5V CMOS的電平轉(zhuǎn)換標(biāo)準(zhǔn)是不一樣的。從表1中可以看出，3.3V輸出的高電壓的最低電壓值VOH = 2.4V(輸出的最高電壓可以達(dá)到3.3V)，而5V CMOS器件要求的高電平最低電壓VIH = 3.5V，因此EMP7512A的輸出不能直接與5V CMOS器件的輸入相連接。為此必須做些處理。最通用的方法就是，使用電平接口轉(zhuǎn)換芯片實(shí)現(xiàn)3.3V與5V電平的相互轉(zhuǎn)換?？梢圆捎秒p電壓(一邊是3.3V，另一邊是5V)供電的雙向驅(qū)動(dòng)器來(lái)實(shí)現(xiàn)電平轉(zhuǎn)換。如TI的SN74ALVC164245、SN74ALVC4245等芯片，可以較好地解決3.3V與5V電平的轉(zhuǎn)換問(wèn)題。對(duì)于5 V TTL 或者5 V CMOS器件，如果驅(qū)動(dòng)3.3V(但無(wú)5V容限)的器件，就不能直接連接，而也可通過(guò)SN74ALVC16245來(lái)實(shí)現(xiàn)5V到3.3V的轉(zhuǎn)換。對(duì)于EPM7512A驅(qū)動(dòng)5V CMOS的情況還有個(gè)比較好的方法是，使輸出口OC(集電極開路)輸出，外面接一個(gè)電阻上拉到5V，這樣就可以驅(qū)動(dòng)5V CMOS器件了，只是邏輯反向了而已。

4 總 結(jié)

　　 混合邏輯系統(tǒng)會(huì)在一個(gè)比較長(zhǎng)的時(shí)間內(nèi)存在。它的設(shè)計(jì)比較復(fù)雜，必須仔細(xì)分析其中的邏輯接口問(wèn)題，否則容易使芯片燒毀或者邏輯失真。筆者在應(yīng)用EEM7512A的過(guò)程中總結(jié)了這幾種方法，對(duì)設(shè)計(jì)混合邏輯系統(tǒng)具有普遍意義。

參考文獻(xiàn)

1 黃正瑾. CPLD 系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用. 北京: 電子工業(yè)出版社, 2002
2 Altera. MAX7000A Data sheet. 2003-04
3 Altera. Using Altera Device in Multiple-Voltage Systems. 2001-02
4 Intel. Low Voltage Embedded Design. 1993-02