在FPGA研發(fā)及學(xué)習(xí)過(guò)程中，有一個(gè)關(guān)鍵步驟就是 下板實(shí)現(xiàn) ，做硬件“硬現(xiàn)”很重要，一般來(lái)說(shuō)用JTAG口比較常見一些，因此，相信肯定有些大俠遇到過(guò)JTAG口失靈或者損壞無(wú)法使用的事情。 最近我就遇到
2023-12-04 07:40:02
2632 
添加Zynq Processing System IP核，配置DDR控制器和時(shí)鐘。7000系列的Zynq可以參考正點(diǎn)原子DMA回環(huán)測(cè)試設(shè)置。
2025-11-24 09:25:502881 
由JTAG標(biāo)準(zhǔn)決定，通過(guò)JTAG寫/讀一個(gè)字節(jié)要一系列的操作，根據(jù)我的分析，使用簡(jiǎn)單JTAG電纜，利用打印口，通過(guò)JTAG輸出一個(gè)字節(jié)到目標(biāo)板，平均需要43個(gè)打印口I/O, 在我機(jī)器上（P4
2018-06-15 09:06:2612083 Controller接口，如果外部硬件連接了DDR器件，于是在ZYNQ Processing System中正確配置了相應(yīng)的信號(hào)和參數(shù)后，DDR就可以成為ZYNQ的內(nèi)存，在SDK中可以直接使用memcpy
2020-11-27 12:18:159663 
前言： 前面我們都是使用JTAG方式下載比特流文件，然后下載elf文件，最后點(diǎn)擊Run as或者Debug as來(lái)運(yùn)行程序。JTAG方式是通過(guò)tcl腳本來(lái)初始化PS，然后用JTAG收發(fā)信息，優(yōu)點(diǎn)
2020-12-26 10:08:5010343 
MPSoC有六個(gè)PL側(cè)高性能（HP）AXI主接口連接到PS側(cè)的FPD（PL-FPD AXI Masters），可以訪問(wèn)PS側(cè)的所有從設(shè)備。這些高帶寬的接口主要用于訪問(wèn)DDR內(nèi)存。有四個(gè)HP AXI
2022-07-22 09:25:244483 《基于“礦板”低成本學(xué)習(xí)Zynq系列》之六-DDR測(cè)試
2023-07-19 19:19:445228 
Zynq-7000AP SOC器件有效利用了片上CPU來(lái)幫忙配置，在沒(méi)有外部JTAG的情況下，處理系統(tǒng)（PS）與可編程邏輯（PL）都必須依靠PS來(lái)完成芯片的初始化配置。 ZYNQ的兩種啟動(dòng)模式：從BootROM主動(dòng)啟動(dòng)，從JTAG被動(dòng)啟動(dòng)。
2023-08-02 09:33:092317 
在 AMD SoC 器件（AMD Zynq 7000 SoC，AMD Zynq UltraScale+ MPSoC，AMD Versal Adaptive SoC），常見的啟動(dòng)方式是通過(guò)加載外部
2023-12-22 10:27:253271 
DDR SDRAM訪問(wèn)特性DDR控制器效率對(duì)比
2021-02-04 07:14:23
通過(guò) JTAG 手動(dòng)初始化 DDR 控制器后，我試圖訪問(wèn) DDR 內(nèi)存區(qū)域，但它總是失敗據(jù)我了解，必須使用信任區(qū)地址空間控制器映射區(qū)域，因此我嘗試執(zhí)行 lsdk2012 中的 u-boot 所做
2023-03-29 07:58:56
、JTAGJTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP(測(cè)試訪問(wèn)口),通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。除了TAP之外，混合IC還包含移位寄存器和狀態(tài)機(jī)，該狀態(tài)機(jī)被稱為TAP控制器，以執(zhí)行邊界掃描功能。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試
2022-02-17 08:00:13
ZYNQ-7000的USB轉(zhuǎn)JTAG驅(qū)動(dòng)無(wú)法使用 使用操作系統(tǒng)是win7 64位 有人遇到過(guò)這個(gè)問(wèn)題嗎?
2013-07-10 22:06:48
ZYNQ 分為 PS 和 PL 兩部分，那么器件的引腳（Pin）資源同樣也分成了兩部分。ZYNQ PS 中的外設(shè)可以通過(guò) MIO（Multiuse I/O，多用輸入/輸出）模塊連接到 PS 端的引腳
2022-02-08 07:27:16
你好！我在ZYNQ 7015里（或者7035）調(diào)用XDMA PCIE IP 從上位機(jī)HOST PC通過(guò)PCIE接口給ZYNQ的PS DDR發(fā)送數(shù)據(jù)（XDMA PCIE IP接到了PS的AXI HP
2019-11-21 10:35:01
1、Zynq MPSoC支持的DDR介紹自己做自己的嵌入式產(chǎn)品一般要選擇合適的DDR，而這里開發(fā)板給的是4GB的UIMM的DDR4，也就是電腦上用的，所以用不了，只能自己掛載Component，這里
2022-04-19 17:56:03
其實(shí)是剛接觸 Zynq 軟硬件設(shè)計(jì)時(shí)需要了解的最基本開發(fā)流程，也是PL和PS設(shè)計(jì)結(jié)合的完美體現(xiàn)?！ 〉牵鲜鲩_發(fā)的過(guò)程都有一個(gè)基本的前提，就是 Zynq 開發(fā)板是通過(guò) JTAG 直接與電腦相連，然后
2021-01-08 16:33:01
本文主要與大家分享了Zynq在非JTAG模式下的啟動(dòng)配置流程，旨在讓大家對(duì)Zynq的三階段啟動(dòng)模式有一個(gè)具體的認(rèn)識(shí)，希望大家多多交流。
2021-03-17 07:36:30
現(xiàn)象： 在排除了下載線的問(wèn)題后，還是不能訪問(wèn)FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已經(jīng)損壞。此時(shí)請(qǐng)用萬(wàn)用表檢查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一個(gè)信號(hào)對(duì)地短路則表示JTAG信號(hào)管腳已經(jīng)損壞。
2019-05-31 07:01:06
ZXB-27DR-8T8R 數(shù)?；旌闲盘?hào)處理卡，采用Xilinx ZYNQ UltraScale+RFSoCZU27DR，
可以訪問(wèn)大型FPGA 門密度，8 路ADC / DAC 端口，可擴(kuò)展I
2023-08-25 15:11:55
描述PMP10601 參考設(shè)計(jì)提供為 Xilinx? Zynq? 7000 系列 (XC7Z015) FPGA供電時(shí)所需的所有電源軌。此設(shè)計(jì)使用多個(gè) LMZ3 系列模塊、多個(gè) LDO 和一個(gè) DDR
2018-07-13 03:11:34
Xilinx-ZYNQ7000系列-學(xué)習(xí)筆記（3）：系統(tǒng)復(fù)位與啟動(dòng)一、復(fù)位ZYNQ-7000 SoC系統(tǒng)中的復(fù)位可以由硬件、看門狗定時(shí)器、JTAG控制器或軟件產(chǎn)生，可用于驅(qū)動(dòng)系統(tǒng)中每個(gè)模塊的復(fù)位信號(hào)
2022-01-25 06:49:13
Xilinx-ZYNQ7000系列-學(xué)習(xí)筆記（3）：系統(tǒng)復(fù)位與啟動(dòng)一、復(fù)位ZYNQ-7000 SoC系統(tǒng)中的復(fù)位可以由硬件、看門狗定時(shí)器、JTAG控制器或軟件產(chǎn)生，可用于驅(qū)動(dòng)系統(tǒng)中每個(gè)模塊的復(fù)位信號(hào)
2022-01-25 07:05:36
DDR 終端穩(wěn)壓器。它還具有一個(gè)用于加電和斷電排序的 LM3880。此設(shè)計(jì)采用 12V 輸入電壓。特性提供 Xilinx? Zynq? 7000 系列 (XC7Z015) 所需的所有電源軌設(shè)計(jì)已經(jīng)過(guò)優(yōu)化，支持 12V 輸入板載加電和斷電排序支持 DDR3 存儲(chǔ)器件模塊設(shè)計(jì)，使用方便`
2015-05-08 16:17:26
DDR 終端穩(wěn)壓器提供為 FPGA 供電時(shí)所需的所有電源軌。它還具有一個(gè)用于加電和斷電排序的 LM3880。此設(shè)計(jì)采用 12V 輸入電壓。特性提供 Xilinx? Zynq? 7000 系列
2015-05-08 16:08:58
DDR 終端穩(wěn)壓器。它還具有一個(gè)用于加電和斷電排序的LM3880。此設(shè)計(jì)采用 12V 輸入電壓。特性 提供 Xilinx? Zynq? 7000 系列 (XC7Z015) 所需的所有電源軌設(shè)計(jì)已經(jīng)過(guò)優(yōu)化，支持 12V 輸入板載加電和斷電排序支持 DDR3 存儲(chǔ)器件模塊設(shè)計(jì)，使用方便
2022-09-23 07:43:32
DDR 終端穩(wěn)壓器提供為 FPGA供電時(shí)所需的所有電源軌。它還具有一個(gè)用于加電和斷電排序的 LM3880。此設(shè)計(jì)采用 12V 輸入電壓。特性提供 Xilinx? Zynq? 7000 系列
2022-09-28 06:24:34
，排除這類問(wèn)題。如果還是不能訪問(wèn)FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已經(jīng)損壞。此時(shí)請(qǐng)用萬(wàn)用表檢查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一個(gè)信號(hào)對(duì)地短路則表示
2023-05-19 19:47:36
，排除這類問(wèn)題。如果還是不能訪問(wèn)FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已經(jīng)損壞。此時(shí)請(qǐng)用萬(wàn)用表檢查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一個(gè)信號(hào)對(duì)地短路則表示
2024-01-19 21:19:29
視頻太大了，無(wú)法上傳，直接分享百度網(wǎng)盤了介紹一下內(nèi)容【黑金ZYNQ7000系列原創(chuàng)視頻教程】20.Linux下的GPIO操作【黑金ZYNQ7000系列原創(chuàng)視頻教程】19.Linux下的hello
2016-11-14 21:04:04
你好我有Zynq 7z020板，我想訪問(wèn)它的GPIO，但我找不到Zynq處理器文檔，所以我知道如何訪問(wèn)Zynq GPIO？問(wèn)候
2019-09-11 10:48:04
AVR單片機(jī)使用JTAG口作為普通I/O口的方法有哪幾種？JTAG口的配置方式是什么？如何去使用JTAG口？使用JTAG口需要注意什么事項(xiàng)？
2021-07-07 06:22:05
應(yīng)該是“Xilinx模擬混合信號(hào)模塊”，是FPGA中的一個(gè)硬核。在7系列FPGA中，XADC提供了DRP和JTAG接口，用于訪問(wèn)XADC的狀態(tài)和控制寄存器。Zynq中添加了第三個(gè)接口，稱作PS-XA...
2021-12-27 06:18:43
如附圖中所示，我需要ARM進(jìn)行圓頂計(jì)算并將結(jié)果存儲(chǔ)到其DDR中，我希望這些數(shù)據(jù)可以通過(guò)AXI_GP或AXI_HP（在這種情況下，使用S_AXI_GP）通過(guò)微網(wǎng)格訪問(wèn)。由于ARM
2019-10-31 07:49:52
小妹正在做一個(gè)軟件，想通過(guò)編程把數(shù)據(jù)傳到PC的并口在從其與jtag接口相連通過(guò)從JTAG口TDI串入數(shù)據(jù)和指令,再?gòu)腡DO串出掃描結(jié)果,在主機(jī)上進(jìn)行比對(duì)以實(shí)現(xiàn)測(cè)試,目前我主要用VC來(lái)編程。請(qǐng)問(wèn)一下我
2008-08-15 16:21:01
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器 Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq
2021-01-07 16:02:09
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
2021-01-22 06:29:21
你好，我希望能夠從PL端寫入ZYNQ的DDR內(nèi)存。異步數(shù)據(jù)寫入FIFO然后在某些時(shí)候（當(dāng)FIFO中有足夠的數(shù)據(jù)時(shí)）使用DMA將其傳輸?shù)?b class="flag-6" style="color: red">Zynq的DDR.Any幫助表示贊賞。問(wèn)候，弗雷德以上來(lái)自于谷歌
2019-04-09 13:25:12
）。Zynq 7030內(nèi)置雙核ARM Cortex-A9 和可編程邏輯（等效于K7系列FPGA）的SOC解決方案。AD936x是ADI公司推出的零中頻的集成IC解決方案，支持雙發(fā)雙收。 本開發(fā)系統(tǒng)開源
2019-07-23 10:56:41
我有一個(gè)包含單個(gè)Spartan3-DSP XC3SD3400A的新電路板。我無(wú)法通過(guò)JTAG或串行SPI閃存對(duì)器件進(jìn)行編程。我可以通過(guò)iMPACT對(duì)閃存芯片進(jìn)行編程，但是當(dāng)我對(duì)電路板進(jìn)行電源循環(huán)
2019-05-22 14:21:39
所需的所有電源軌（包括 DDR3 存儲(chǔ)器）。特性提供 Zynq FPGA 所需的所有電源軌可在 5V 至 12V 的寬輸入電壓范圍內(nèi)運(yùn)行極高密度的 PCB 設(shè)計(jì)可節(jié)省電路板面積支持 DDR3 存儲(chǔ)器件
2015-04-14 09:46:41
的Linux的xdevcfg設(shè)備來(lái)編程PL部件。有趣的解決方案是通過(guò)在同一芯片的PS部分運(yùn)行的XVC遠(yuǎn)程調(diào)試基于Zynq的設(shè)計(jì)。假設(shè)我將XAPP1251中描述的AXI-JTAG控制器添加到我的設(shè)計(jì)中，是否
2020-07-30 13:51:19
什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試。現(xiàn)在多數(shù)的高級(jí)器件都支持JTAG
2007-06-05 12:10:48
98 通過(guò)JTAG 實(shí)現(xiàn)對(duì)Flash 在線編程。首先， 介紹JTAG 的定義、結(jié)構(gòu)及引腳的定義， 并闡述JTAG 狀態(tài)機(jī)的工作原理。然后，介紹JTAG口的邊界掃描寄存器，給出實(shí)現(xiàn)JTAG在線寫Flash的電路， 和
2009-04-16 10:00:0462 LM3S系列單片機(jī)JTAG口解鎖應(yīng)用筆記
介紹LM3S系列單片機(jī)的JTAG口被設(shè)置為GPIO后，恢復(fù)JTAG功能的方法。
2010-04-07 16:20:4652 LM3S系列單片機(jī)JTAG口解鎖應(yīng)用筆記
2010-07-19 15:32:1252 JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，芯片內(nèi)部封裝了專門的測(cè)試電路TAP（測(cè)試訪問(wèn)口），通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試和控制，目前大多數(shù)ARM器件支持JTAG
2008-08-24 13:10:398986 
STM32 調(diào)試器不能通過(guò) JTAG 連接器件
2015-12-07 17:52:550 本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項(xiàng)，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式，在SDK中 在“Project
2017-11-10 14:49:0215928 
部分IO資源概述 在新的Zynq UltraScale+系列器件中，PS端的IO得到了增強(qiáng)： a) MIO由Zynq-7000的54個(gè)增加到78個(gè)； b)除GTR信號(hào)外，所有其他的PS外設(shè)均可通過(guò)
2017-02-08 08:29:111469 
時(shí)鐘正常，就可以通過(guò)JTAG接口訪問(wèn)CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。
2017-11-15 13:06:304110 ZYNQ 7系列所有可編程器件均可以在安全模式下通過(guò)靜態(tài)存儲(chǔ)器配置或者在非安全模式下通過(guò)JTAG或者靜態(tài)存儲(chǔ)器配置。 （1）JTAG模式主要用于開發(fā)和調(diào)試 （2）NAND、并行NOR、串行NOR
2017-11-17 10:25:5227427 
Cortex A9的ARM核為核心，還包括片上存儲(chǔ)器、片外存儲(chǔ)器接口（DDR）和一系列的外設(shè)接口。Zynq-7000系列將ARM CPU和外設(shè)集成在一個(gè)芯片內(nèi)，使得Zynq-7000系列皆具處理器和FPGA雙重特性，特別適用于軟硬件協(xié)同設(shè)計(jì)。
2017-11-18 05:11:0120176 
歡迎大家發(fā)言指出。 Zynq器件主要包括三種類型的存儲(chǔ)控制接口： ① DDR控制器，主要特性如下： ·支持DDR3、DDR2、LPDDR2； ·支持位寬為16比特或32比特，位寬為16比特時(shí)支持ECC。
2017-11-22 08:23:547949 
連接測(cè)試組（JTAG，Joint Test Action Group）接口用于連接最小系統(tǒng)板和仿真器，實(shí)現(xiàn)仿真器對(duì)DSP的訪問(wèn)，JTAG接口的連接需要和仿真器上的接口一致。不論什么型號(hào)的仿真器，其
2017-12-02 09:46:461856 
的測(cè)試電路TAP（TestAccessPort，測(cè)試訪問(wèn)口），通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。
2018-01-11 09:45:5032649 
本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScale+ RFSoC 器件中是否存在任何漏洞。
2018-06-28 15:53:002929 ?Action?Group）是1985年制定的檢測(cè)PCB和IC芯片的一個(gè)標(biāo)準(zhǔn)，1990年被修改后成為IEEE的一個(gè)標(biāo)準(zhǔn)，即IEEE1149.1-1990。通過(guò)這個(gè)標(biāo)準(zhǔn)，可對(duì)具有JTAG口芯片的硬件電路
2018-09-20 18:26:042976 TIDA-01480 參考設(shè)計(jì)是一種可擴(kuò)展的電源設(shè)計(jì)，旨在為 Xilinx Zynq UltraScale+ (ZU+) 系列 MPSoC 器件供電。此設(shè)計(jì)接收來(lái)自標(biāo)準(zhǔn)直流電源的電力，并通過(guò)明確的 Samtec 插座端子板連接方式為 Xilinx 芯片組和 DDR 存儲(chǔ)器的所有電源軌供電。
2018-10-14 08:52:002414 內(nèi)部封裝了專門的測(cè)試電路 TAP （ Test Access Port ，測(cè)試訪問(wèn)口），通過(guò)專用的 JTAG 測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。
2018-10-30 08:00:0019 Xilinx Zynq-7000 SOC和7系列FPGA內(nèi)存接口解決方案核心提供了到DDR3和DDR2 SDRAM、QDR II+SRAM、RLDRAM II/RLDRAM 3和LPDDR2 SDRAM的高性能連接。
2019-02-25 17:24:5518 在ps的控制下，可以實(shí)現(xiàn)安全或非安全的配置所有ps和pl。通過(guò)zynq提供的JTAG接口，用戶可以在外部主機(jī)的控制下對(duì)zynq進(jìn)行配置，zynq不支持最開始就配置pl的過(guò)程。
2019-05-15 11:41:318873 
JTAG是串行接口，使用打印口的簡(jiǎn)單JTAG電纜，利用的是打印口的輸出帶鎖存的特點(diǎn)，使用軟件通過(guò)I/O產(chǎn)生JTAG時(shí)序。
2019-10-18 11:47:002731 JTAG-HS3是Digilent高性價(jià)比的高速Xilinx FPGA編程解決方案系列產(chǎn)品中的最新一款。在JTAG-HS1產(chǎn)品成功的基礎(chǔ)上，JTAG-HS3通過(guò)增加一個(gè)開漏緩沖器到引腳14來(lái)實(shí)現(xiàn)
2019-11-13 17:12:336606 
最關(guān)鍵的是現(xiàn)在出現(xiàn)了在ISE上找不到設(shè)備的情況，不知道是我焊接的不牢固還是我?guī)щ姴灏伟?b class="flag-6" style="color: red">JTAG口燒壞。
2020-03-15 10:31:006246 
JTAG是Joint Test Action Group的縮寫，是IEEE 1149.1標(biāo)準(zhǔn)。使用JTAG的優(yōu)點(diǎn)：JTAG的建立使得集成電路固定在PCB上，只通過(guò)邊界掃描便可以被測(cè)試。在ARM7TDMI處理器中，可以通過(guò)JTAG直接控制ARM的內(nèi)部總線、I/O口等信息，從而達(dá)到調(diào)試的目的。
2020-07-20 14:46:306393 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-18 08:00:0010 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-21 08:00:0033 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-21 08:00:0011 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-21 08:00:0010 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-21 08:00:0034 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-21 08:00:008 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-23 16:47:3849 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2020-12-23 16:47:3720 該參考設(shè)計(jì)具有多個(gè) TPS54325 和其他功率器件，適用于 Xilinx Zynq FPGA。該參考設(shè)計(jì)可通過(guò) 12V 輸入提供 Zynq FPGA（包括 DDR3 存儲(chǔ)器）所需的電源軌。
2021-01-05 08:00:00103 Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上與 Zynq
2022-02-08 15:51:582494 Xilinx 用兩個(gè) 96 位獨(dú)特器件標(biāo)識(shí)符（稱為器件 DNA）為每個(gè) Zynq UltraScale+ 器件編程。一個(gè) DNA 值位于可編程邏輯 (PL) 中，另一個(gè) DNA 值位于處理系統(tǒng) (PS) 中。這兩個(gè) DNA 值是不同的，但每個(gè) DNA 都有以下屬性及讀取訪問(wèn)方法。
2022-02-08 14:19:492342 
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上與 Zynq
2021-02-23 06:00:1015 在FPGA研發(fā)及學(xué)習(xí)過(guò)程中，有一個(gè)關(guān)鍵步驟就是下板實(shí)現(xiàn)，做硬件“硬現(xiàn)”很重要，一般來(lái)說(shuō)用JTAG口比較常見一些，因此相信肯定有些大俠遇到過(guò)JTAG口失靈或者損壞無(wú)法使用的事情。
2021-03-17 14:05:3313115 
。如圖2.1所示，在相對(duì)較高層次對(duì)比了三種器件。Zynq MPSoC的PS部分比Zynq的PS部分面積更大，也更復(fù)雜。本章，將介紹這三種器件的特點(diǎn)。 2.1 技術(shù)時(shí)間線 進(jìn)一步介紹之前，需要指出這三種
2021-04-02 17:20:1418829 
本篇主要針對(duì)Zynq UltraScale + MPSoC的DDR接口，從硬件設(shè)計(jì)的角度進(jìn)行詳細(xì)介紹，最后展示一下小編之前自己設(shè)計(jì)的基于ZU+的外掛8顆DDR4的設(shè)計(jì)。 目前比較常用的DDR
2021-09-16 10:17:027985 
、JTAGJTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP(測(cè)試訪問(wèn)口),通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。除了TAP之外，混合IC還包含移位寄存器和狀態(tài)機(jī)，該狀態(tài)機(jī)被稱為TAP控制器，以執(zhí)行邊界掃描功能。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試
2021-12-22 19:05:5817 應(yīng)該是“Xilinx模擬混合信號(hào)模塊”，是FPGA中的一個(gè)硬核。在7系列FPGA中，XADC提供了DRP和JTAG接口，用于訪問(wèn)XADC的狀態(tài)和控制寄存器。Zynq中添加了第三個(gè)接口，稱作PS-XA...
2022-01-05 14:26:1110 根據(jù)查閱資料及本人的一些實(shí)踐經(jīng)驗(yàn)所得，在使用JTAG下載接口的過(guò)程中，請(qǐng)不要隨意帶電插拔，否則會(huì)損壞FPGA芯片的JTAG口信號(hào)管腳。那么如何去確認(rèn)JTAG口已經(jīng)損壞了呢。首先你要去排除基本的幾項(xiàng)因素
2022-07-26 09:29:341861 Zynq MPSoC是Zynq-7000 SoC（之后簡(jiǎn)稱Zynq）的進(jìn)化版本。Zynq是賽靈思發(fā)布的集成PL（FPGA）和PS設(shè)計(jì)的最早的一代產(chǎn)品。如圖2.1所示，在相對(duì)較高層次對(duì)比了三種器件。Zynq MPSoC的PS部分比Zynq的PS部分面積更大，也更復(fù)雜。本章，將介紹這三種器件的特點(diǎn).
2022-08-15 09:16:383750 在無(wú) JTAG 的模式下，Zynq 是通過(guò)片上CPU完成對(duì)芯片的配置，也就是PS和PL的配置是通過(guò) PS 處理器 ARM 核來(lái)實(shí)現(xiàn)的。需要注意的是，與傳統(tǒng)的 Xilinx 7 系列 FPGA 芯片不同，Zynq 是不支持從 PL 端進(jìn)行直接啟動(dòng)配置的，一定要通過(guò) PS 部分來(lái)完成。
2022-10-19 09:11:552023 常用的以太網(wǎng)接口通常是MAC + 物理PHY的形式，外接RJ45插頭實(shí)現(xiàn)GE_T模式的電口應(yīng)用。而Zynq-7020的PS部分包含兩個(gè)千兆以太網(wǎng)MAC層硬核，因此還需要以太網(wǎng)物理層傳輸芯片實(shí)現(xiàn)千兆以太網(wǎng)接口。Zynq-7020有以下3種實(shí)現(xiàn)方式千兆網(wǎng)口的拓展。
2022-12-14 15:56:005249 在FPGA研發(fā)及學(xué)習(xí)過(guò)程中，有一個(gè)關(guān)鍵步驟就是下板實(shí)現(xiàn)，做硬件“硬現(xiàn)”很重要，一般來(lái)說(shuō)用JTAG口比較常見一些，因此相信肯定有些大俠遇到過(guò)JTAG口失靈或者損壞無(wú)法使用的事情。最近我就遇到了這類事情
2023-06-07 12:35:312994 
在線仿真、調(diào)試，它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP （ Test Access Port ，測(cè)試訪問(wèn)口），通過(guò)專用的JTAG測(cè)試工具對(duì)芯片進(jìn)行測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如以以ARM
2023-06-14 09:15:4617020 
電子發(fā)燒友網(wǎng)站提供《IEEE 1149.1 JTAG測(cè)試訪問(wèn)端口復(fù)位要求應(yīng)用說(shuō)明.pdf》資料免費(fèi)下載
2023-07-26 15:45:421 本文介紹下Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購(gòu)器件。
2024-10-24 15:04:524025 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論