簡介

無線通信網(wǎng)絡正在迅猛發(fā)展。消費者對增強數(shù)據(jù)服務的需求日益增長，對帶寬的使用率也在上升。新一代無線通信系統(tǒng)要求更高的數(shù)據(jù)吞吐速率、更低的功耗和更高的可靠性。這些要求通常互相沖突。為了滿足這些要求需要有高采樣速率、高信號帶寬、高效率的數(shù)模轉(zhuǎn)換器(DAC)解決方案。新一代高速DAC產(chǎn)品具有GSPS采樣率和輸入數(shù)據(jù)速率，可為多頻段、多標準無線電基站提供多載波GSM兼容性能，同時能夠降低系統(tǒng)的總功耗和散熱密度。本文討論高速轉(zhuǎn)換器如何藉由更高的采樣速率、更寬的數(shù)據(jù)帶寬以及更低的功耗，來幫助系統(tǒng)設計人員推動無線通信系統(tǒng)的創(chuàng)新。

高帶寬對系統(tǒng)的挑戰(zhàn)
現(xiàn)代移動基站的發(fā)射帶寬超過300 MHz并不是罕見現(xiàn)象。為了支持更寬數(shù)據(jù)帶寬和數(shù)字預失真技術(shù)的要求，提升了對高速DAC產(chǎn)品的可用信號帶寬和動態(tài)性能標準指標要求。為了實現(xiàn)更高的系統(tǒng)帶寬，存在三方面挑戰(zhàn)。

第一，更高的信號帶寬要求DAC采樣速率更快。奈奎斯特—香農(nóng)采樣理論規(guī)定，轉(zhuǎn)換器采樣速率至少應為待合成信號頻率的兩倍。因此，在不考慮其它設計約束的情況下，DAC采樣速率需要以信號帶寬2倍的速率提高。而且模擬重構(gòu)濾波是系統(tǒng)設計的另一重要因素，為了簡化這個濾波器的設計需要有更高的DAC采樣率。在無線發(fā)射機中使用矩形模擬濾波器既不可行，也無甚效果。實踐中，系統(tǒng)要求DAC采樣速率相對于合成信號帶寬有一定的過采樣比，以便在目標信號與需要抑制的高頻DAC采樣鏡像之間構(gòu)建一個濾波器過渡帶。例如，如果要合成的信號帶寬是±50 MHz且中心頻率為150 MHz，則DAC輸出信號的上限是200 MHz；而如果要合成的信號帶寬是±150 MHz且中心頻率為300 MHz，則DAC輸出信號的上限是450 MHz?？梢钥闯觯诙N情況對DAC采樣速率的要求要高得多。

第二，更高的信號帶寬要求轉(zhuǎn)換器數(shù)據(jù)接口更快且更可靠。所需的信號帶寬與發(fā)射數(shù)據(jù)的吞吐速率成比例提高。要利用IQ調(diào)制實現(xiàn)300 MHz系統(tǒng)帶寬，雙通道DAC(I和Q)的組合輸入數(shù)據(jù)速率需為750 MSPS(假設濾波器滾降系數(shù)為0.2)。因此，輸入數(shù)據(jù)周期為1.33 ns，必須盡可能消除數(shù)據(jù)總線的位間時序不對準情況以便滿足建立和保持時序要求，這會給系統(tǒng)設計人員帶來巨大壓力。若采用傳統(tǒng)的并行數(shù)據(jù)接口方案，如LVDS和CMOS等，實現(xiàn)難度將非常大。新型JESD204B高速串行接口提供一種可靠且可擴展的解決方案，支持升級到更高的數(shù)據(jù)速率。

第三，集成電路(IC)器件并非理想器件。DAC也不例外。更高的輸出帶寬要求DAC器件提供更好的動態(tài)性能，原因有二：首先， 動態(tài)范圍一般隨著DAC輸出頻率的提高而降低。此外，當帶寬較大時，落入目標頻段內(nèi)的雜散成分往往也更多。然而，系統(tǒng)雜散要求并不隨著信號帶寬變大而提高或而降低。無論支持多大的信號帶寬，移動基站都要滿足發(fā)射模板要求。具有出色動態(tài)性能的DAC會簡化系統(tǒng)的頻率規(guī)劃和濾波工作。

圖1和圖2顯示了AD9144 DAC以2,800 MSPS的DAC采樣速率合成一個80 MHz信號(16載波C-WCDMA)的實測頻譜性能。

?

?

系統(tǒng)的低功耗和高可靠性挑戰(zhàn)
為了提高發(fā)射帶寬和數(shù)據(jù)容量，系統(tǒng)設計人員還面臨著其它挑戰(zhàn)，包括功耗、散熱和系統(tǒng)可靠性。這些方面常常不利于實現(xiàn)更高系統(tǒng)帶寬，有時甚至與這一目標相沖突。因此，系統(tǒng)設計人員需要一種能夠在同一封裝中實現(xiàn)更高特性集成度、更低功耗、更低工作發(fā)熱密度、更寬帶寬的新型DAC產(chǎn)品。

高速DAC產(chǎn)品近年來發(fā)展迅速，并且集成了更多的數(shù)字和模擬特性。DAC片內(nèi)時鐘倍頻器PLL和通信專用信號處理特性就是兩個突出的例子。過去，這些特性是在系統(tǒng)中的其它地方實現(xiàn)，例如高速時鐘合成芯片器和基帶ASIC/FPGA。具備這些功能的DAC不僅能降低總BOM成本，而且可簡化設計并提高可靠性。由于DAC內(nèi)置時鐘倍頻器，系統(tǒng)僅需為器件提供低頻參考時鐘。時鐘倍頻器鎖定外部參考時鐘，產(chǎn)生DAC內(nèi)部使用的高速采樣時鐘。這樣就可以減少對高速時鐘耦合和PCB走線阻抗匹配的擔憂。功率檢測和保護等新數(shù)字特性為RF信號鏈提供額外的保護，防止其受到超范圍信號或異常系統(tǒng)行為損害。盡管集成度明顯提高，DAC器件的功耗與前代產(chǎn)品相比卻大致上保持穩(wěn)定，甚至降低，這些歸功于硅工藝節(jié)點尺寸更小和高速DAC技術(shù)的進步，這對解決這些系統(tǒng)挑戰(zhàn)發(fā)揮了巨大作用。

除了功耗和碳排放更低以外，低功耗器件的另一大好處是熱量密度更低。無線通信系統(tǒng)通常是局限在水密性密閉的金屬機箱內(nèi)。尺寸和重量限制一般不允許采用主動冷卻。IC器件產(chǎn)生的熱量需通過機箱散去。機箱內(nèi)部的空腔和PCB溫度可能非常高，以至于會影響系統(tǒng)的長期可靠性。積累的熱量可能會影響PCB機械特性、器件與板之間的焊接接頭并加速老化，即IC器件電氣特性的也會產(chǎn)生長期偏移。系統(tǒng)中的熱分布/散熱并不均勻，產(chǎn)生熱量的主要是信號處理密集的器件，高速DAC是其中之一。因此，特性豐富且功耗很低的DAC對系統(tǒng)設計人員極具吸引力。

圖3和圖4分別顯示了AD9144在開啟和關閉DAC片內(nèi)時鐘倍頻器的情況下，以1966 MSPS的DAC采樣速率合成一個4載波C-WCDMA信號的實測性能。

?

?

系統(tǒng)在通用平臺設計方面的挑戰(zhàn)
在要求更廣覆蓋范圍和更寬帶寬的同時，消費者對數(shù)據(jù)服務需求的快速擴張，需要有則呼喚多標準無線電(MSR)基站支持。不同的無線電技術(shù)以及不斷增加的頻率分配使控制網(wǎng)絡和降低成本變得更為復雜。為了滿足這些需求，必須通過有效且相對廉價的方案來解決MSR基站構(gòu)建問題，即通用平臺設計。DAC技術(shù)進步支持基站設計的這種發(fā)展。一般認為多載波GSM (MC-GSM)是對動態(tài)范圍要求最苛刻的空中標準。MC-GSM測試常用來判斷一款DAC產(chǎn)品是否支持通用平臺設計。

圖5和圖6顯示了AD9144以1,966 MSPS的DAC采樣速率合成一個6C-GSM信號的實測性能。

?

?

小結(jié)
現(xiàn)代無線通信網(wǎng)絡正在朝著更多數(shù)據(jù)服務和更高帶寬使用率方向發(fā)展。為了支持這一趨勢，新一代無線通信系統(tǒng)必須具備更高的數(shù)據(jù)吞吐速率、更低的功耗和更高的可靠性。高速DAC技術(shù)的進步，例如ADI公司推出的AD9144，可以支持下一代多標準無線電設計，并且已經(jīng)幫助系統(tǒng)設計人員在多個關鍵技術(shù)維度上實現(xiàn)了突破性創(chuàng)新。

作者簡介
Yi Zhang是ADI公司高速轉(zhuǎn)換器部門應用工程師。他于2007年加入ADI公司，擁有超過8年的高速轉(zhuǎn)換器產(chǎn)品和高速混合信號應用經(jīng)驗。他為好幾代高速數(shù)模轉(zhuǎn)換器(DAC)產(chǎn)品撰寫了數(shù)據(jù)手冊、應用筆記和技術(shù)文章。他擁有康奈爾大學電氣工程碩士學位。

Michele Viani是ADI公司高速轉(zhuǎn)換器部門應用工程師，已工作5年。他既是產(chǎn)品工程師，也是應用工程師，負責評估高速數(shù)模轉(zhuǎn)換器產(chǎn)品，并向客戶提供技術(shù)支持以解決實施問題。他擁有倫斯勒理工學院電氣工程學士學位。