由于數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求，單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。對(duì)于一個(gè)大規(guī)模的數(shù)字系統(tǒng)而言，系統(tǒng)規(guī)模是基于各種邏輯功能模塊的組合。但是，無(wú)論是時(shí)序邏輯系統(tǒng)，還是組合邏輯系統(tǒng)，或者組合／時(shí)序混合系統(tǒng)，從時(shí)間軸上來(lái)看，系統(tǒng)中的各個(gè)功能模塊并不是時(shí)刻都在工作，而是根據(jù)系統(tǒng)外部的整體要求，輪流或循環(huán)地被激活或工作。并且，隨著數(shù)字邏輯規(guī)模的擴(kuò)大，在相同速度條件下，在一定的時(shí)間區(qū)間，其功能模塊的平均使用率將下降。因此，系統(tǒng)設(shè)計(jì)應(yīng)該從傳統(tǒng)追求大規(guī)模、高密度的方向，轉(zhuǎn)向如何提高資源利用率，用有限的資源實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計(jì)上來(lái)?？芍貥?gòu)計(jì)算技術(shù)能夠提供硬件的效率和軟件的可編程性，它綜合了微處理器和ASIC的特點(diǎn)，在空間維和時(shí)間維上均可變。

1 可重構(gòu)技術(shù)概述

1.1 可重構(gòu)的定義

可重構(gòu)就是在電子系統(tǒng)的工作狀態(tài)下，動(dòng)態(tài)地改變電路的結(jié)構(gòu)。這主要通過對(duì)系統(tǒng)中的可編程邏輯器件進(jìn)行重新配置或者局部重新配置來(lái)完成。利用可重構(gòu)技術(shù)，能在只增加少量硬件資源的情況下，使系統(tǒng)同時(shí)具有軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)的優(yōu)點(diǎn)。

1.2 可重構(gòu)方式的分類

按照重構(gòu)的方式，系統(tǒng)重構(gòu)可以分為靜態(tài)系統(tǒng)重構(gòu)(Static Reconfiguration)和動(dòng)態(tài)系統(tǒng)重構(gòu)(Dynamic Reconfiguration)。

1.2.1 靜態(tài)系統(tǒng)重構(gòu)

靜態(tài)系統(tǒng)重構(gòu)是指目標(biāo)系統(tǒng)的邏輯功能靜態(tài)重載，只能在運(yùn)行前配置的系統(tǒng)，如圖1所示。

?

FPGA功能在外部邏輯的控制下，通過存儲(chǔ)于存儲(chǔ)器中不同的目標(biāo)系統(tǒng)數(shù)據(jù)重新下載，從而實(shí)現(xiàn)芯片邏輯功能的改變。

1.2.2 動(dòng)態(tài)系統(tǒng)重構(gòu)

動(dòng)態(tài)系統(tǒng)重構(gòu)是指能在運(yùn)行過程中實(shí)時(shí)配置的可重構(gòu)系統(tǒng)，如圖2所示。

?

對(duì)于時(shí)序變化的數(shù)字邏輯系統(tǒng)，其時(shí)序邏輯的發(fā)生不是通過調(diào)用芯片內(nèi)不同區(qū)域、不同邏輯資源組合而成的，而是通過對(duì)具有專門緩存邏輯資源的FPGA進(jìn)行局部或全局的芯片邏輯的動(dòng)態(tài)重構(gòu)而快速實(shí)現(xiàn)的。動(dòng)態(tài)系統(tǒng)結(jié)構(gòu)的FPGA具有緩存邏輯(Cache Logic)，在外部邏輯的控制下，通過緩存邏輯對(duì)芯片邏輯進(jìn)行全局或局部的快速修改，通過有控制重新布局布線的資源配置來(lái)加速實(shí)現(xiàn)系統(tǒng)的動(dòng)態(tài)重構(gòu)。就動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)面積的不同，又可以分為全局重構(gòu)和局部重構(gòu)。

(1)全局重構(gòu)。對(duì)FPGA器件或系統(tǒng)能且只能進(jìn)行全部的重新配置。在配置過程中，計(jì)算的中間結(jié)果必須取出存放在額外的存儲(chǔ)區(qū)，直到新的配置功能全部下載完為止，重構(gòu)前后電路相互獨(dú)立，沒有關(guān)聯(lián)。

(2)局部重構(gòu)。對(duì)重構(gòu)器件或系統(tǒng)的局部重新配置，與此同時(shí)，其余局部的工作狀態(tài)不受影響。局部重構(gòu)對(duì)減小重構(gòu)的范圍和單元數(shù)目，大大縮短重構(gòu)時(shí)間，占有相當(dāng)?shù)膬?yōu)勢(shì)。

2 基于FPGA的局部動(dòng)態(tài)可重構(gòu)技術(shù)

2.1 具有局部動(dòng)態(tài)可重構(gòu)功能的FPGA

過去大家普遍進(jìn)行動(dòng)態(tài)重構(gòu)研究的FPGA主要有Xilinx公司的XC6200系列和Atmel公司的AT6000系列等。它們也是基于SRAM結(jié)構(gòu)，但是SRAM的各個(gè)單元能夠單獨(dú)訪問配置，即局部重構(gòu)。它們的功能互不影響，因而具有局部重構(gòu)的特征。這樣做的優(yōu)點(diǎn)顯著，但也會(huì)付出增大硬件電路規(guī)模和功耗的代價(jià)。最終要實(shí)現(xiàn)電子系統(tǒng)的完全實(shí)時(shí)重構(gòu)，應(yīng)采用結(jié)構(gòu)上具有動(dòng)態(tài)局部重構(gòu)功能的FPGA器件，如Xilinx公司的Virtex－4系列。

2.2 基于FPGA局部動(dòng)態(tài)可重構(gòu)技術(shù)主要特征及典型原理

FPGA局部動(dòng)態(tài)可重構(gòu)技術(shù)的特征就是將整體按功能或按時(shí)序分解為不同的組合，并根據(jù)實(shí)際需要，分時(shí)對(duì)芯片進(jìn)行局部動(dòng)態(tài)重構(gòu)，以較少的硬件資源實(shí)現(xiàn)較大的時(shí)序系統(tǒng)整體功能。圖3給出一種典型的FPGA局部動(dòng)態(tài)可重構(gòu)。由圖3可以看出，在外部邏輯的控制下，可以實(shí)時(shí)動(dòng)態(tài)地對(duì)芯片邏輯實(shí)現(xiàn)局部重構(gòu)。通過控制布局、布線的資源，實(shí)現(xiàn)系統(tǒng)的動(dòng)態(tài)重構(gòu)。

?

2.3 FPGA實(shí)現(xiàn)局部動(dòng)態(tài)可重構(gòu)的結(jié)構(gòu)要求

要使FPGA有效地實(shí)現(xiàn)實(shí)時(shí)系統(tǒng)動(dòng)態(tài)重構(gòu)，F(xiàn)PGA在結(jié)構(gòu)上必須滿足以下要求：

(1)不僅具有可重新編程能力，同時(shí)可動(dòng)態(tài)進(jìn)行系統(tǒng)資源地重新配置，而不會(huì)破壞器件中全局或局部邏輯操作能力。很多傳統(tǒng)的FPGA把配置數(shù)據(jù)存放在外部的串行EPROM中。這種方式有3個(gè)缺點(diǎn)：重構(gòu)之前整個(gè)FPGA必須停止工作；只是對(duì)整個(gè)FPGA進(jìn)行重構(gòu)；重構(gòu)時(shí)FPGA中以前的內(nèi)部狀態(tài)無(wú)法保存。新的能夠?qū)崿F(xiàn)動(dòng)態(tài)可重構(gòu)的FPGA不需要在重構(gòu)之前觸發(fā)復(fù)位信號(hào)，而是將FPGA芯片中的一局部邏輯電路的時(shí)鐘關(guān)閉，然后重新配置邏輯電路，最后恢復(fù)時(shí)鐘信號(hào)。

(2)FPGA內(nèi)部配置信息對(duì)稱，記載任何時(shí)刻，任何通用的基本邏輯功能可以配置于器件的任何一個(gè)位置，運(yùn)用簡(jiǎn)單模型組合去實(shí)現(xiàn)設(shè)汁中的復(fù)雜功能。

3 基于FPGA的可重構(gòu)演示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

3.1 演示驗(yàn)證系統(tǒng)的硬件組成及各部分功能