描述電源系統(tǒng)的需求很容易，執(zhí)行這些需求卻更具挑戰(zhàn)性。只要它比上一代產(chǎn)品更小、更可靠、更有效且成本更低，那么設(shè)計經(jīng)理、營銷團隊和用戶就會很高興。FPGA等現(xiàn)代半導體器件使這項具有挑戰(zhàn)性的任務變得更加困難，它們需要以大電流提供多個容限嚴格的電壓軌，并涉及到時序等其他復雜問題。

在這篇技術(shù)文章中，Aimtec公司將研究現(xiàn)代電源架構(gòu)如何幫助解決這些挑戰(zhàn)，并討論如何選擇電源模塊。本文還將考慮設(shè)計與購買這些模塊化解決方案哪種更好。

現(xiàn)代電源架構(gòu)及向中間總線的過渡

在早期的系統(tǒng)中，大多數(shù)半導體采用5V供電，電源通常只是一個單元，有時帶有多個電壓軌，以便適應多個模擬器件，并通過布線將電能分配到系統(tǒng)各處?？煽啃灾陵P(guān)重要的系統(tǒng)有時會以冗余配置的方式集成兩個（或多個）電源。

大約25年前，半導體電壓開始向更低的電壓遷移，并且隨著電信系統(tǒng)的普及，基于電池電壓的48V供電變得越來越普遍。這時候就形成了分布式電源架構(gòu)（DPA）的概念，這種架構(gòu)解決了先前方法的一些缺點。

采用高壓總線（通常為48V）局部供電的電源轉(zhuǎn)換器稱為“磚”，這種轉(zhuǎn)換器可以執(zhí)行所需的邏輯電平轉(zhuǎn)換。隨著總線電壓提高十倍，電流成比例地減小，損耗也減小了電流降的平方。這種顯著的減少使得可以使用更細的電線，從而降低了系統(tǒng)成本和重量，同時仍然提高整體效率。

DPA的主要缺點是每個電源“磚”都包含隔離，這會降低效率，并增加尺寸、成本和復雜性。隨著大多數(shù)DPA系統(tǒng)都使用了好幾個磚，這個問題就變得非常重要。

圖1：DPA和IBA的比較

DPA的修改版——中間總線架構(gòu)（IBA）——可執(zhí)行從48V到半穩(wěn)定局部總線的轉(zhuǎn)換（盡管可使用多種電壓，但通常為12V），從而解決這一問題。這些中間總線轉(zhuǎn)換器（IBC）可以提供隔離，并接入多個非隔離轉(zhuǎn)換器，從而執(zhí)行到半導體所需邏輯電平的轉(zhuǎn)換。

這種轉(zhuǎn)換器由于放置在它們所供電負載的附近，因此被稱為負載點（PoL）轉(zhuǎn)換器。這樣可以最大程度地減少大電流走線的長度，減少損耗，并提高對負載波動的快速響應。

現(xiàn)代FPGA的電源需求

通常，F(xiàn)PGA需要提供若干嚴格穩(wěn)壓的不同電壓軌，并輔以上電時序，從而確保實現(xiàn)可靠的操作并避免損壞。需要供電的地方包括內(nèi)核、輸入/輸出和任何輔助功能。

內(nèi)核所需的電壓通常在0.9V和1.2V之間，并且容差為5%（有時以毫伏表示），而I/O的電壓取決于所使用的數(shù)字I/O邏輯。一個系統(tǒng)中可以有多個I/O電壓。輔助電壓通常為2.5V，但是視具體的FPGA情況不同，范圍可能在0.9V至3.3V之間。為了不影響敏感電路，這個電源軌通常會設(shè)置濾波電路，以便消除任何紋波。

圖2：FPGA需要相當復雜的電源配置

FPGA負載是高度動態(tài)的，因此會產(chǎn)生包括大電流尖峰在內(nèi)的瞬變。FPGA的制造商規(guī)定使用多個1μF至10μF的去耦電容器，這些電容器可能會在啟動期間影響電源模塊。

向FPGA施加電壓的時序很重要。為此，PoL模塊通常包含一個使能引腳，這個引腳可以由分立邏輯或?qū)Ｓ闷骷ɡ?a target="_blank">TI的LM3880）控制。

PoL轉(zhuǎn)換器：概述

IBA應用中所用PoL轉(zhuǎn)換器通常會從一個電壓跳變到另一個較低的電壓。用于此目的的拓撲通常稱為“降壓”，從理論上講，該操作很簡單。MOSFET開關(guān)會通過斷開和閉合，在其打開時利用電感器中所存儲的能量為負載供電。輸入和輸出電壓之間的關(guān)系由MOSFET驅(qū)動信號的占空比決定，該占空比永遠不可能大于1，因此輸出始終小于輸入。

圖3：從理論上講，降壓轉(zhuǎn)換器比較簡單

PoL轉(zhuǎn)換器可以以具有內(nèi)置功能和密集布局的預構(gòu)建模塊方式獲取，這樣可以使其非常適合放置在現(xiàn)代電子設(shè)計中的狹窄空間以內(nèi)。為了選擇最佳器件，設(shè)計人員應考慮幾個因素，例如輸入和輸出電壓以及輸入范圍必須適合應用這些因素就顯而易見。

一些器件具有固定輸出電壓，而另一些則需要在調(diào)整引腳與地之間增設(shè)簡單電阻來設(shè)置輸出電壓。采用可變輸出PoL具有若干優(yōu)點，例如能夠在無需更改PCB布局的情況下更改輸出電壓——如果將來需要更改負載（例如FPGA），這點就很有用。這也說明同一料號可以在設(shè)計中多次使用，從而推動規(guī)模經(jīng)濟并降低所需管理、購買和庫存的零件。

使能引腳可用于在不需要PoL的輸出時將其關(guān)閉以節(jié)省能量，并且可以實現(xiàn)啟動控制——尤其是對于FPGA來說，其電源軌通常需要進行時序控制更是如此。為了確保電壓精度、線路調(diào)整率、負載調(diào)整率、紋波/噪聲和瞬態(tài)性能等參數(shù)滿足FPGA的需求，輸出規(guī)格尤其重要。特別是在將PoL與高度去耦的FPGA配合使用時，還應確定能夠啟動電容性負載。

器件的效率決定了會產(chǎn)生多少廢熱——如果廢熱很高（效率低），則可能需要采取散熱管理措施，例如風扇和散熱器，這對任何設(shè)計來說都會增加體積和成本。與之相關(guān)的是熱降額，因為并非所有額定功率都可以在最高工作溫度下使用——制造商會以功率與環(huán)境溫度關(guān)系圖的方式展示安全工作區(qū)域。

分立式還是模塊化？哪種方法更好？

制造商提供的芯片組和應用筆記許諾PoL器件的設(shè)計非常簡單，這對于為實驗室使用構(gòu)建“一次性”產(chǎn)品的情況可能正確。但是，要創(chuàng)建可以重復工作數(shù)千次的、經(jīng)過良好調(diào)試和容錯的設(shè)計，情況卻完全不同——這就需要考慮許多因素。

在主PCB上增加大電流PoL布局，可能需要使用較厚的銅箔，這會大大增加成本。即使不是如此，為了避免PoL中存在的開關(guān)引起的EMI問題，PCB布局也至關(guān)重要——除非芯片制造商給出了適合用戶空間的調(diào)試布局，但這種情況卻很少見。EMI設(shè)計可能很費時，需要專業(yè)的技能和設(shè)備。

通常，“制作”還是“購買”的決定性因素，是對分立式解決方案的BOM成本與模塊購買價格進行比較。但是，對于獲知真相來說，這還遠遠不夠準確——還必須將開發(fā)和認證成本（可能需要多次反復）與維護BOM、采購和組裝分立式解決方案的運營成本一起考慮在內(nèi)。公司內(nèi)部設(shè)計不可避免地會延長項目的時間進度，這意味著較晚將產(chǎn)品發(fā)布到市場上，會降低在市場形成階段占領(lǐng)份額的能力。

模塊化PoL解決方案

Aimtec的AMSRLx-NZ系列是現(xiàn)代PoL的一個很好的例子。小型、高效的6、10和16A器件適用于許多應用，包括電信、計算機網(wǎng)絡、5G通信、工作站、服務器和LAN/WAN。

12V輸入非常適合于IBA，因為它可以覆蓋8.3至14.0V的范圍，并且可以通過單個電阻在0.75至5.0V的范圍內(nèi)調(diào)整輸出，并啟動高達6000μF的電容性負載，從而滿足FPGA和其他器件的需求。10和16A版本上的遠程檢測功能，還可以應對PoL及其負載之間的任何壓降。

其輸出電壓精度通常為±1%，線路和負載調(diào)整率分別為±0.3%和±0.4%，因此可提供穩(wěn)定、準確的輸出，而與大多數(shù)FPGA兼容。當與470μF電容器配合使用時，這類器件可以在約20μs的時間內(nèi)從50%的負載跳變恢復，偏差僅為±100mV。

這些PoL由于其效率為96%，并且在待機模式下，電流消耗僅為1mA，因此還幾乎不需要采取散熱管理措施。它們可以在60℃的自然通風條件下提供全部功率，而如果采用強迫通風，只需要提供300LFM氣流，就可以將其擴展到85℃。

這些器件功能豐富，包含了遠程檢測和控制引腳以及短路保護、欠壓鎖定（UVLO）和過流保護。

圖4：只需要加一個簡單的濾波器，就可以確保符合CISPR32/EN55032 B類標準要求

紋波和噪聲的峰峰值約為65mV，這些器件只需要加一個簡單的濾波器，就可以達到CISPR32/EN55032 B類標準要求。

責任編輯：gt