Rok Ur?i?是Instrumentation Technologies公司的創(chuàng)始人以及CEO，是一位在尖端粒子加速器診斷測(cè)試儀器領(lǐng)域的世界級(jí)領(lǐng)軍人物，他在1998年創(chuàng)立了這家公司，其測(cè)試儀器技術(shù)團(tuán)隊(duì)已經(jīng)研制了針對(duì)粒子加速器的復(fù)雜測(cè)試儀器。從某些方面看，這其實(shí)是一個(gè)很好的市場(chǎng)，并且公司已經(jīng)在這個(gè)領(lǐng)域相當(dāng)成功但這是一個(gè)利基（Niche）市場(chǎng)，所以Rok Ur?i?期望公司能進(jìn)一步擴(kuò)張并將其設(shè)計(jì)團(tuán)隊(duì)帶入一個(gè)更加廣闊的全新領(lǐng)域。當(dāng)Zynq SoC出現(xiàn)后，他們覺(jué)得機(jī)會(huì)來(lái)了，利用Zynq SoC芯片，他們打造一個(gè)新平臺(tái)，這個(gè)平臺(tái)具備當(dāng)前粒子加速器的復(fù)雜測(cè)試儀器的大部分特性，同時(shí)還可以在更廣闊市場(chǎng)上獲得應(yīng)用。

這正是Red Pitaya真正目的所在。

對(duì)于設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，下一步需要做的是如何開(kāi)發(fā)與創(chuàng)建這個(gè)平臺(tái)。首先，要?jiǎng)?chuàng)建3D模型，以便人們可以獲得這個(gè)產(chǎn)品大小的概念。然后，他們以標(biāo)語(yǔ)“Red Pitaya：全民所有的開(kāi)源測(cè)試儀器”進(jìn)行Kickstarter競(jìng)標(biāo)。Kickstarter募集資金目標(biāo)為$50,000，而最終募集到$256, 125，超募達(dá)到5倍多，并由此開(kāi)始進(jìn)入實(shí)施開(kāi)發(fā)進(jìn)程。

Red Pitaya的硬件核心主要是一塊單板，這塊單板具備快速模擬輸入輸出、數(shù)字輸入輸出、強(qiáng)大的處理資源以及很好的I/O性能。板上有兩組14比特125Msamples/sec模擬輸入，兩組兩組14比特125Msamples/sec模擬輸出；四組低速12比特100ksamples/sec模擬輸入，以及四組低速12比特100ksamples/sec模擬輸出；I/O方面，擁有1Gbps以太網(wǎng)接口，一個(gè)USB OTG接口和一個(gè)USB控制端口。計(jì)算能力方面主要得益于ARM Cortex-A9多核處理器以及一大組不受約束的FPGA架構(gòu)DSP，這些資源均來(lái)自于板上的Zynq SoC芯片。板子的圖片如下。

起先，設(shè)計(jì)團(tuán)隊(duì)并不確定他們是否需要用到SOC芯片，但他們很清楚他們得需要一片F(xiàn)PGA來(lái)實(shí)現(xiàn)某些功能，同時(shí)，他們還需要一個(gè)微處理器。所以他們也在考慮其它方面的解決方案，Zynq SoC所具備的特性讓設(shè)計(jì)團(tuán)隊(duì)意識(shí)到選擇一個(gè)All Programmable SOC芯片將是一個(gè)正確的選擇，因?yàn)楫?dāng)他們使用分立的微處理器與FPGA來(lái)實(shí)現(xiàn)時(shí)，無(wú)法滿(mǎn)足處理器與可編程硬件之間的帶寬要求。Red Pitaya在尚未命名之時(shí)，設(shè)計(jì)團(tuán)隊(duì)其實(shí)心中已經(jīng)有了一個(gè)清晰設(shè)計(jì)藍(lán)圖：快速數(shù)據(jù)采集、快速數(shù)據(jù)生成以及輸入輸出之間的快速反饋環(huán)路，使用SOC芯片的方法可以獲得巨大的好處，使用Zynq SoC芯片可以為Red Pitaya的開(kāi)源應(yīng)用創(chuàng)建更多的機(jī)遇。

Red Pitaya開(kāi)發(fā)團(tuán)隊(duì)在使用賽靈思可編程器件方面有非常長(zhǎng)的歷史，從Virtex-II FPGAs一直使用到Virtex-6，相對(duì)于微處理器，基于ARM處理器方面是受到經(jīng)驗(yàn)限制，因此后來(lái)轉(zhuǎn)移到英特爾x86處理器，不過(guò)x86并不是很適合Red-Pitaya，主要是功耗方面問(wèn)題，在找到Zynq之前，他們并沒(méi)有更合適的選擇，而Zynq內(nèi)嵌處理器是最吸引Red Pitaya設(shè)計(jì)團(tuán)隊(duì)的。

事實(shí)上，在FPGA成為設(shè)計(jì)團(tuán)隊(duì)一個(gè)主要考慮之前，Zynq SoC芯片就已經(jīng)出現(xiàn)了，很多人不太熟悉FPGA是源于他們對(duì)使用FPGA存在顧慮。而Zynq SoC獨(dú)具匠心地把處理器與FPGA結(jié)合與應(yīng)用，可以在使用FPGA的同時(shí)，輕松的使用處理器。假如你是一位軟件工程師，你可以從熟悉的ARM處理器入手寫(xiě)代碼，之后就可以考慮使用FPGA來(lái)加速你的進(jìn)展，這是減少障礙的一個(gè)簡(jiǎn)單方法。若你以沉迷于FPGA方式開(kāi)始，最終你會(huì)體會(huì)到其優(yōu)異性能的巨大好處。

對(duì)于想打造一款完全開(kāi)源產(chǎn)品的Red Pitaya設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，這種特性正是他們夢(mèng)寐以求的 ，使用內(nèi)嵌處理器的FPGA這種方法也正是他們需要的，使用FPGA內(nèi)嵌處理器軟核進(jìn)行系統(tǒng)設(shè)計(jì)的門(mén)檻是比較高的。同樣一個(gè)設(shè)計(jì)團(tuán)隊(duì)，如果考慮使用多年以前帶PowerPC處理器的賽靈思Virtex-II Pro器件來(lái)做設(shè)計(jì)，是無(wú)法充分利用FPGA與處理器的全部性能的，而使用Zynq SoC，則可以充分發(fā)揮該芯片內(nèi)所有性能特性。

基于希望全球更多的社區(qū)團(tuán)體能為產(chǎn)品開(kāi)發(fā)測(cè)試應(yīng)用的開(kāi)源思路強(qiáng)烈地激勵(lì)著Red Pitaya設(shè)計(jì)團(tuán)隊(duì)，而Zynq SoC因?yàn)槭紫葟腃PU開(kāi)始啟動(dòng)，人們就很容易利用熟悉的處理器編程模式來(lái)創(chuàng)建一個(gè)新的應(yīng)用，而之后，他們可以考慮以全新的方式來(lái)利用片上FPGA邏輯。

在使用 Zynq SoC之前，Red Pitaya的早期設(shè)計(jì)里面包括一些快速RF輸入輸出和一些比較低速的模擬輸入輸出（大概每秒幾千次采樣），僅僅是打算用來(lái)連接微處理器。而Zynq SoC集成了ADC，可以直接用于低速模擬輸入（注意，這里“低速”指100ksamples/sec左右），可以使用DAC作為Zynq SoC的快速與低速模擬輸出。

相較其它類(lèi)似的方案，Zynq SoC功耗很低，舉個(gè)例子，使用x86處理器的方案功耗都會(huì)比較大，需要一個(gè)散熱風(fēng)扇，而Red Pitaya僅僅需要一個(gè)無(wú)源散熱片。

對(duì)于Red Pitaya設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，Zynq SoC眾多特性與好處中最重要的是：
1． 處理器系統(tǒng)與可編程邏輯之間的帶寬是首要的；
2． 功耗其次；
3． 由CPU先行啟動(dòng)的啟動(dòng)順序也是非常重要的。

設(shè)計(jì)團(tuán)隊(duì)知道他們選擇的FPGA速度性能足以讓他們可以選擇價(jià)格低廉的ADC和DAC，比如說(shuō)，他們也知道他們并不需要使用500MHz的高性能ADCs，但是，CPU、FPGA和內(nèi)存之間的帶寬性能是至關(guān)重要的。就這一點(diǎn)而言，Zynq SoC的架構(gòu)是非常有利于Red Pitaya設(shè)計(jì)團(tuán)隊(duì)的。

幾年前，設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)粒子加速器測(cè)試儀器時(shí)，在Virtex-II FPGA的RocketIO MGT SerDes端口配置上積累了豐富的經(jīng)驗(yàn)，當(dāng)時(shí)，他們并不知道在高速私有網(wǎng)絡(luò)上使用哪類(lèi)串行協(xié)議？因此，具備靈活性的Rocket I/O是最合適的。一個(gè)團(tuán)隊(duì)設(shè)計(jì)成員曾說(shuō)：“我們獲得了很好的支持，我們不能因?yàn)閹讉€(gè)美分或因一點(diǎn)點(diǎn)價(jià)格差別而扔掉所選的器件，而且，當(dāng)你習(xí)慣于某一類(lèi)具體的器件時(shí)，你并不想任意切換到別的器件”。

設(shè)計(jì)團(tuán)隊(duì)曾經(jīng)嘗試至少一家其它供應(yīng)商的FPGA器件，但供應(yīng)商的支持并不好，也有一些技術(shù)上的問(wèn)題，舉個(gè)例子，在使用某廠商的FPGA器件時(shí)，設(shè)計(jì)人員不得不使用許多FPGA固定資源來(lái)實(shí)例化一些東西，而在賽靈思的器件中，這些已經(jīng)以硬核的形式進(jìn)行固化了。另外，使用競(jìng)爭(zhēng)對(duì)手的FPGA的資源消耗遠(yuǎn)遠(yuǎn)超出預(yù)期。

這就是為什么測(cè)試儀器技術(shù)的設(shè)計(jì)團(tuán)隊(duì)一直使用賽靈思器件的主要原因。

原文鏈接：

? Copyright 2014 Xilinx Inc.
如需轉(zhuǎn)載，請(qǐng)注明出處