1、BoW 協(xié)議簡介

　　BoW（Bunch of Wires）是 ODSA（Open Domain-Specific Architecture）提出的一個(gè) chiplet 標(biāo)準(zhǔn)，目的是使來自多個(gè)供應(yīng)商的芯片能利用先進(jìn)封裝工藝集成到一起。BoW 標(biāo)準(zhǔn)規(guī)定了與 MAC 相連的邏輯接口以及與封裝基板相連的物理接口。BoW 的實(shí)現(xiàn)可分為數(shù)據(jù)通路和控制通路。數(shù)據(jù)通路是數(shù)?；旌想娐?，負(fù)責(zé)將數(shù)據(jù)從 MAC 傳輸?shù)椒庋b基板?？刂仆酚脕砉芾頂?shù)據(jù)傳輸，需要提供控制位用以控制芯片的初始化、校準(zhǔn)等行為，以及狀態(tài)位用以輸出狀態(tài)信息?？刂仆房山邮胀獠靠刂瓶偩€的輸入，例如 I2C 等。

　　BoW 接口的基本單元稱為 slice。BoW slice 包括一對差分時(shí)鐘信號，16 個(gè)單端的并行 數(shù)據(jù)線和可選的 FEC、AUX 線。slice 可以配置成只具有 TX 或 RX 功能，也可以配置成同時(shí)具備這兩者，但在工作時(shí)必須是單向的。BoW 接口時(shí)鐘由 PLL 提供，TX slice 會(huì)將本地 PLL時(shí)鐘轉(zhuǎn)發(fā)給 MAC 以及鏈路的另一側(cè)，RX slice 則會(huì)接收來自遠(yuǎn)端的時(shí)鐘并轉(zhuǎn)發(fā)到 MAC。可選的 FEC 信號用于前向糾錯(cuò)降低誤碼率，AUX 信號可用于實(shí)現(xiàn) DBI、流控、冗余等。多個(gè)slice 的組合稱為 stack，BoW 鏈路由一個(gè)或多個(gè) stack 沿著芯片邊緣排列組成。BoW 標(biāo)準(zhǔn)規(guī)定了鏈路傳輸?shù)幕灸Ｊ胶涂焖倌Ｊ剑糠N模式下可以有多個(gè)時(shí)鐘頻率。

　　連接的雙方可以采用不同的模式，但是需要保證每根數(shù)據(jù)線的速率相等。 影響 BoW 時(shí)鐘頻率和數(shù)據(jù)線速率的因素有：封裝工藝的選擇、芯片連接的物理距離、bump 間距。BoW 數(shù)據(jù)線均采用 DDR 方式傳輸數(shù)據(jù)，在基本模式下采用 Interposer 方式封裝，要求時(shí)鐘頻率至少為 1GHz，每根 BoW數(shù)據(jù)線速率為 2Gbps。在快速模式下，采用 Laminate 封裝方式，可以支持的最大時(shí)鐘頻率為 8GHz，速率為 16Gbps。 BoW 接口向后兼容，可以靈活支持各種先進(jìn)封裝工藝，支持 5nm~28nm 工藝節(jié)點(diǎn)。

　　BoW 以低成本、低功耗、低延遲和高帶寬為設(shè)計(jì)目標(biāo)，它的優(yōu)勢還包括：既能以較低數(shù)據(jù)傳輸速率與現(xiàn)有并行標(biāo)準(zhǔn)兼容，也能以比現(xiàn)有并行標(biāo)準(zhǔn)更高的速率運(yùn)行，不需要硅基板互連，兩個(gè) BoW 接口可以在不同的 bump pitch 上實(shí)現(xiàn)等。BoW 的不足之處在于它的封裝路由較其他的基于 XSR 或 USR 的串行差分互連技術(shù)更為復(fù)雜，這增加了測試、封裝的復(fù)雜度與成本。

　　2、AIB 協(xié)議簡介

　　AIB（Advanced Interface Bus）是 Intel 提出的一種在物理層實(shí)現(xiàn)互連的方案。與傳統(tǒng)接口相比，AIB 可以支持?jǐn)?shù)千根線路信號，提升芯片之間數(shù)據(jù)傳輸?shù)乃俣?。AIB 標(biāo)準(zhǔn)為芯片規(guī)定了一個(gè)接口，這個(gè)接口可以連接到不同芯片上的兼容接口上，從而達(dá)到簡化設(shè)計(jì)的目的。AIB 標(biāo)準(zhǔn)規(guī)定了與 MAC 相連的接口信號參數(shù)配置，同時(shí)規(guī)定了封裝的物理布局要求。接口信號參數(shù)配置用于 AIB 接口的邏輯功能實(shí)現(xiàn)，物理布局用于 AIB 接口的具體實(shí)現(xiàn)。 AIB 有 AIB Base 和 AIB Plus 兩種配置，AIB Base 用于輕量級實(shí)現(xiàn)，AIB Plus 可以提供更高的傳輸速度。為了便于芯片開發(fā)人員設(shè)計(jì)，AIB 將正在芯片上創(chuàng)建的接口稱為近端端口，與近端端口相連的端口稱為遠(yuǎn)端端口，在設(shè)計(jì)過程中芯片開發(fā)人員只需考慮近端端口即可。

　　AIB 接口中一共定義了四種信號：分別為數(shù)據(jù)信號，時(shí)鐘信號，控制信號和異步信號。數(shù)據(jù)信號中包括數(shù)據(jù)輸入信號（RX），數(shù)據(jù)輸出信號（TX）；時(shí)鐘信號中包含從近端端口發(fā)出的數(shù)據(jù)時(shí)鐘輸出信號，從遠(yuǎn)端端口發(fā)出的數(shù)據(jù)時(shí)鐘輸入信號和控制信號所需要的時(shí)鐘信號；控制信號僅用在 AIB Plus 版本中，用于實(shí)現(xiàn)端口之間的精準(zhǔn)握手，主要負(fù)責(zé)時(shí)鐘的占空比校正和前向時(shí)鐘相位調(diào)整；異步信號中包含指示芯片是否完成供電和復(fù)位的供電復(fù)位信號，用于檢測另一設(shè)備的設(shè)備檢測信號，顯示是否已準(zhǔn)備好和 MAC 層進(jìn)行數(shù)據(jù)傳輸?shù)?MAC 信號以及芯片開發(fā)人員自行設(shè)計(jì)的其他信號。

　　AIB 接口之中包含有很多的 I/O 塊，這些 I/O 塊分組堆疊為一列通道，一列之中包含 1，2，4，8，12，16 或 24 個(gè)通道，在 55 微米的微凸塊上最多可以支持一個(gè)通道有 160 個(gè) I/O 塊，這些 I/O 塊可以分為 TX 或者 RX 進(jìn)行數(shù)據(jù)傳輸。同時(shí)，AIB 支持冗余技術(shù)，如果 AIB 信號的線路出現(xiàn)故障，可以轉(zhuǎn)而使用相鄰的線路，從而確保設(shè)計(jì)可用性。在物理布局上，需要盡可能的縮小凸塊間距，即將這些凸塊交錯(cuò)放置到每一行之中，同時(shí)還需保證各條線路之間的長度相同。 AIB 接口能夠用于芯片和芯片之間的高速連接，能夠大大提升數(shù)據(jù)傳輸速率，緊湊型的 布局可以縮小芯片的面積，使用冗余技術(shù)可以提高芯片的良品率。但是與此同時(shí)，封裝布局要求較嚴(yán)格，使得封裝難度加大，增加了封裝的復(fù)雜度和設(shè)計(jì)成本。

　　編輯：黃飛