一、GPIO定義、分類：

??? GPIO（英語：General-purpose input/output），通用型之輸入輸出的簡稱，其接腳可以供使用者由程控自由使用，PIN腳依現(xiàn)實考量可作為通用輸入（GPI）或通用輸出（GPO）或通用輸入與輸出（GPIO。

????分類如下：

二、GPIO內(nèi)部結(jié)構(gòu)：

????既然一個引腳可以用于輸入、輸出、其他特殊功能，那么一定有寄存器用來選擇這些功能。對于輸入：可以通過讀取某個寄存器來確定引腳電位的高低；對于輸出：可以通過寫入某個寄存器來讓這個引腳輸出高電位或者低電位；對于其他特殊功能：另外的寄存器來控制它們。

????內(nèi)部簡易系統(tǒng)框圖如下所示：

簡易等效圖一、

簡易等效圖二、

三、GPIO驅(qū)動模式詮釋以及等效模型：

????????下圖提供了某個 GPIO 引腳八種驅(qū)動模式，同時給出了每一種驅(qū)動模式下的 GPIO 單元配置等效電路模型。

3.1、輸入模式配置：

3.1.1、當器件I/O引腳配置為輸入時，必須選擇以下三個選項之一： ? ? ? 帶內(nèi)部上拉的輸出。使用上拉電阻，以確保在浮動輸入信號的情況下具有良好定義的邏輯電平。根據(jù)應(yīng)用要求，也可以使用外部上拉電阻。?

????? 帶內(nèi)部下拉的輸入。使用下拉電阻，確保在浮動輸入信號的情況下具有良好定義的邏輯電平。根據(jù)應(yīng)用要求，也可以使用外部下拉。?

????? 懸空輸入。信號電平跟隨外部信號。當沒有外部信號時，施密特觸發(fā)器在由外部噪聲引起的邏輯電平之間隨機切換。但同時這也增加了總體消耗。

3.1.2、編程為輸入時，I/O端口具有以下特征：

????? 輸出緩沖器被關(guān)閉?

????? 施密特觸發(fā)器輸入被打開?

????? 根據(jù)GPIOx_PUPDR寄存器中的值決定是否激活上拉或下拉電阻?

????? 輸入數(shù)據(jù)寄存器每隔 1 個 AHB 時鐘周期對 I/O 引腳上的數(shù)據(jù)進行一次采樣?

????? 通過讀取GPIOx_IDR輸入數(shù)據(jù)寄存器可獲取I/O狀態(tài)

3.2、輸出模式配置：

3.2.1、當器件I/O引腳配置為輸出時，必須選擇以下兩個選項之一：

? 推挽輸出模式：?

????推挽輸出實際上使用兩個晶體管：一個PMOS和一個NMOS。每個晶體管接通才能將輸出驅(qū)動到適當?shù)碾娖剑?/p>

????– 當輸出必須驅(qū)動為高電平狀態(tài)時，頂部晶體管（PMOS）導(dǎo)通

????– 當輸出必須驅(qū)動為低電平狀態(tài)時，底部晶體管（NMOS）導(dǎo)通?

????兩個晶體管的控制通過GPIO端口輸出類型寄存器（GPIOx_OTYPER）完成。將輸出寄存器（GPIOx_ODR）的相關(guān)位寫0可激活NMOS晶體管，強制I/O引腳接地。?

????將輸出寄存器（GPIOx_ODR）的相關(guān)位寫1可激活PMOS晶體管，強制I/O引腳接通VDD。

? 開漏輸出模式：?

????開漏輸出模式不使用PMOS晶體管，而是需要一個上拉電阻。?

????當輸出必須變?yōu)楦唠娖綍r，必須關(guān)閉NMOS晶體管，僅通過上拉電阻將電平拉高。該上拉電阻可以是內(nèi)部的，也可使用外部的。?

????注意：不可能在同一個I/O引腳上同時激活上拉和下拉。用戶也可以使用外部上拉或下拉電阻代替內(nèi)部電阻。在這種情況下，必須調(diào)整該值以符合GPIO輸出電壓和電流特性。?

3.2.2、編程為輸出時，I/O端口具有以下特征：

????? 可將輸出緩沖器配置為開漏或推挽模式?

????? 施密特觸發(fā)器輸入被打開?

????? 根據(jù)GPIOx_PUPDR寄存器中的值決定是否激活上拉或下拉電阻。

????? 寫入輸出數(shù)據(jù)寄存器GPIOx_ODR的值將I/O引腳狀態(tài)置位?

????? GPIOx_ODR中的寫入數(shù)據(jù)可從GPIOx_IDR中讀取，該寄存器每個AHB時鐘周期更新一次?

????開漏輸出通常用于控制供電電壓與主控電平不同的器件。需要特定上拉電阻時，開漏模式也用于驅(qū)動一個或多個I2C器件。

3.3、模擬配置：

? ? 有一些 GPIO引腳可以配置為模擬模式，允許使用ADC、DAC、PAMP和COMP等內(nèi)部外設(shè)。要在模擬模式下使用GPIO引腳，請考慮以下寄存器：?

?????GPIOx_MODER，選擇模式（輸入，輸出，復(fù)用，模擬）

?????GPIOx_ASCR，選擇所需的功能，ADC，DAC，OPAMP或COMP

對 I/O 端口進行編程作為模擬配置時：

????? 輸出緩沖器被關(guān)閉?

????? 施密特觸發(fā)器輸入被禁用，因此I/O引腳的每個模擬值零消耗。施密特觸發(fā)器的輸出被強制為恒定值（0）。?

????? 上拉和下拉電阻被硬件關(guān)閉，對輸入數(shù)據(jù)寄存器的讀訪問值為“0”。

本次關(guān)于SOC的GPIO學(xué)習(xí)分享，到此結(jié)束。感謝各位朋友的時間！同時預(yù)留以下幾個思考題：

1、不同器件之間的GPIO鏈接為什么需要電平一致呢？

2、既然GPIO允許被配置為開漏輸出。那么是否可以直接使用開漏功能實現(xiàn)不同電平之間轉(zhuǎn)換呢？比如：3V-1.8V

審核編輯：劉清