SPI是一種全雙工的串行通信總線，最早由Motorola提出，雖然應(yīng)用廣泛，但沒有一個(gè)統(tǒng)一的總線標(biāo)準(zhǔn)。相較于IIC總線，SPI具有通信速度快、協(xié)議靈活、無復(fù)雜的總線仲裁機(jī)制、支持中斷等優(yōu)點(diǎn)，但缺點(diǎn)也很明顯。例如，SPI需要四根線，而IIC只需要兩根線；SPI為一主多從的總線架構(gòu)，從而不會(huì)發(fā)生搶占總線的情況，所以在I/O電路上，可使用Push-Pull輸出，對(duì)比IIC的OD門可獲得更快的開關(guān)速度，但是SPI在發(fā)送一幀數(shù)據(jù)后，會(huì)產(chǎn)生中斷，中斷期間需讀取數(shù)據(jù)寄存器中的數(shù)據(jù)，否則后續(xù)傳輸?shù)臄?shù)據(jù)會(huì)丟失，這就導(dǎo)致在連續(xù)傳輸數(shù)據(jù)的情況下，SPI的通信速度會(huì)受制于中斷的處理速度；SPI協(xié)議雖然靈活，但是由于缺乏統(tǒng)一定義，各廠商間的兼容性并不強(qiáng)，而且SPI協(xié)議缺乏握手以及數(shù)據(jù)校驗(yàn)機(jī)制，主機(jī)發(fā)出的數(shù)據(jù)從機(jī)并不一定能正確接收，即SPI通信的可靠性不及IIC?；谝陨蟂PI的基本特性，下文將著重討論以下幾個(gè)問題：

1、 Motorola如何定義SPI總線？

2、 為什么SPI的速率可以更快？有什么因素限制了其上限？

3、 移位寄存器的原理？

4、 SPI傳輸數(shù)據(jù)的完整過程是怎樣的？

Motorala的總線協(xié)議

圖1 SPI總線模塊示意圖

SPI Block Guide*給出了SPI的內(nèi)部模塊如圖1所示，由圖1可知，SPI有4個(gè)IO口，分別為時(shí)鐘線SCK、片選信號(hào)SS、主機(jī)數(shù)據(jù)輸出MOSI以及主機(jī)數(shù)據(jù)輸入MISO。其工作模式通過多個(gè)8bit寄存器進(jìn)行配置，SPICR1（SPI Control Register 1）主要對(duì)時(shí)鐘的有效電平（CPOL）及采樣邊沿(CPHA)進(jìn)行配置，當(dāng)CPOL=1時(shí)，表示低電平有效，當(dāng)CPHA=1時(shí)，表示在時(shí)鐘的偶數(shù)沿進(jìn)行采樣（結(jié)合CPOL=1的情況，則為上升沿采樣）。除此之外，SPICR1還可以對(duì)主從選擇、中斷使能、片選使能以及是否先傳輸?shù)陀行坏冗M(jìn)行配置。

圖2 SPI控制寄存器1

SPICR2（SPI Control Register 2）通過對(duì)BIDIROE和SPC0的配置可使能I/O口的雙向傳輸，對(duì)SPISWAI的配置可使SPI總線進(jìn)入等待模式，降低功耗。另外，主機(jī)模式下，通過配置該寄存器的MODFEN位，可使其片選無效。

圖3 SPI控制寄存器2

SPISR（SPI Status Register）主要用于指示當(dāng)前SPI總線的工作狀態(tài)，SPIF為數(shù)據(jù)已傳入數(shù)據(jù)寄存器的標(biāo)識(shí)位，當(dāng)其為1時(shí)表示可以從SPI數(shù)據(jù)寄存器中讀取數(shù)據(jù)，該位可通過讀取SPISR清零。SPITEF為發(fā)送空標(biāo)識(shí)位，當(dāng)其為1則表示發(fā)送的數(shù)據(jù)寄存器為空，可寫入數(shù)據(jù)，當(dāng)其不為1時(shí)，對(duì)數(shù)據(jù)寄存器的寫入無效。MODF為模式錯(cuò)誤標(biāo)識(shí)位，當(dāng)設(shè)備配置為主機(jī)且片選有效時(shí)該位置1，三者皆可產(chǎn)生中斷。

圖4 SPI狀態(tài)寄存器

SPIBR（SPI Buard Rate Register）主要用于配置分頻系數(shù)，對(duì)輸入時(shí)鐘進(jìn)行分頻，生成所需頻率的工作時(shí)鐘。

圖5 SPI波特率寄存器

SPIDR(SPI Data Register)分為接收和發(fā)送兩個(gè)Buffer，分別用于接收數(shù)據(jù)和待發(fā)送數(shù)據(jù)的暫存，工作時(shí)，數(shù)據(jù)寄存器需與移位寄存器配合完成數(shù)據(jù)的收發(fā)。

圖6 SPI數(shù)據(jù)寄存器

此外，該協(xié)議將對(duì)SPI總線分為運(yùn)行模式、等待模式和停止模式。其中等待模式和停止模式下，主機(jī)都會(huì)停止生成時(shí)鐘和停發(fā)數(shù)據(jù)，從機(jī)進(jìn)入這兩種模式則不響應(yīng)，保持和主機(jī)的同步狀態(tài)，兩者的不同在于等待模式有SPICR2的SPISWAI位觸發(fā)，而停止模式則取決于系統(tǒng)狀態(tài)，如時(shí)鐘常0或常1等。

SPI的傳輸速度及其限制條件

IIC在Ultra-Fast-mode模式下可達(dá)到5Mbps的水平，而SPI的總線規(guī)范里沒有對(duì)其傳輸速率進(jìn)行說明，根據(jù)各廠家的器件手冊來看，其通信速率可達(dá)到10M以上。值得一提的是，IIC在Ultra-Fast-mode下之所以可以達(dá)到5Mbps，是因?yàn)槠銲/O口采用了Push-Pull結(jié)構(gòu)，所以在IIC Ultra-Fast-mode與其他模式不可兼容（否則可能短路）。SPI由于其不像IIC為多主機(jī)的總線結(jié)構(gòu)，避免了總線控制權(quán)的競爭，所以SPI設(shè)備之間不必?fù)?dān)心I/O口的短路風(fēng)險(xiǎn)，所以可以使用Push-Pull的結(jié)構(gòu)，從而使發(fā)送速度得以提升，IIC在接收側(cè)增加了施密特觸發(fā)器使邊沿更陡峭，從而提升通信速度，SPI的輸入電路理論上應(yīng)存在同樣的設(shè)計(jì)，才能達(dá)時(shí)通信速度不受掣肘。當(dāng)然，在I/O口使用同樣電路結(jié)構(gòu)的前提下，SPI還能做到比IIC更高的通信速率，說明還有其他因素制約著通信速度的上限。事實(shí)上，IIC Ultra-Fast-mode下5Mbps的通信速度只是標(biāo)準(zhǔn)規(guī)定的，只要驅(qū)動(dòng)夠強(qiáng)、距離縮短（阻抗及總線電容降低）以及硬件電路支持，那么，通信速度的上限是可以突破的。

移位寄存器的原理

移位寄存器是SPI總線通信系統(tǒng)的重要組成部分，通信過程實(shí)際上就是主、從設(shè)備移位寄存器里的數(shù)據(jù)交換。移位寄存器一般由多個(gè)D觸發(fā)器構(gòu)成，由圖7可知，在時(shí)鐘邊沿到達(dá)時(shí)，寄存器輸出端將會(huì)刷新數(shù)據(jù)，那么隨著時(shí)鐘脈沖的到來，數(shù)據(jù)就可以逐步向高位的寄存器進(jìn)行移動(dòng)，最后再并行輸出到SPI的數(shù)據(jù)寄存器中

圖7 移位寄存器結(jié)構(gòu)

SPI傳輸數(shù)據(jù)的完整過程

SPI的數(shù)據(jù)寄存器分為發(fā)送和接收兩個(gè)Buffer，在進(jìn)行數(shù)據(jù)傳輸之前，SPISR中的SPTEF位處于置位狀態(tài)，表示發(fā)送寄存器空，控制器讀取到該標(biāo)志位后，將數(shù)據(jù)寫入數(shù)據(jù)寄存器中，SPI發(fā)送數(shù)據(jù)寄存器將數(shù)據(jù)寫入移位寄存器中，開始一次數(shù)據(jù)傳輸過程。SPI是串行通信，每個(gè)時(shí)鐘周期只傳輸1bit的數(shù)據(jù)，每次都是主、從機(jī)的移位寄存器最高位bit數(shù)據(jù)被發(fā)送，并接收對(duì)方發(fā)來的數(shù)據(jù)發(fā)到以為寄存器的最低位中。在這個(gè)過程中，存在兩種不同數(shù)據(jù)發(fā)送和采樣模式，一種是在第一個(gè)時(shí)鐘沿發(fā)送數(shù)據(jù)，在第二個(gè)時(shí)鐘沿對(duì)數(shù)據(jù)進(jìn)行采樣，這種方法適用于驅(qū)動(dòng)能力較強(qiáng)的設(shè)備，因?yàn)槠鋽?shù)據(jù)的建立時(shí)間只有半個(gè)時(shí)鐘周期，若驅(qū)動(dòng)能力不足導(dǎo)致數(shù)據(jù)上升下降時(shí)間較慢，可能會(huì)導(dǎo)致數(shù)據(jù)采樣錯(cuò)誤。第二種模式是在采樣沿后更新數(shù)據(jù)，這樣數(shù)據(jù)建立時(shí)間有近一個(gè)時(shí)鐘周期，較為充裕，通信頻率也有所受益。但這也意味著其保持時(shí)間較短，因此需對(duì)時(shí)鐘、數(shù)據(jù)走線進(jìn)行等長控制，獲取一個(gè)較低的走線延時(shí)，否則也會(huì)導(dǎo)致數(shù)據(jù)采樣錯(cuò)誤。