?

作者：Tony Calabria?? 德州儀器

在上一篇 DAC 基礎(chǔ)知識(shí)博文中，我們對(duì)高精度數(shù)模轉(zhuǎn)換器 (DAC) 中的輸出干擾源進(jìn)行了探討。若您希望在增加代碼的過(guò)程中獲得線性轉(zhuǎn)換，那么這些輸出脈沖可能會(huì)擾亂系統(tǒng)運(yùn)行。讓我們快速回顧一下我在上篇博文中介紹的干擾脈沖情況：

?

DAC 輸出干擾的“能量”由脈沖(以綠色顯示)的寬度和高度定義?？筛鶕?jù)系統(tǒng)要求對(duì)干擾的形狀進(jìn)行很好的控制。在 DAC 輸出的后面添加一個(gè)簡(jiǎn)單的 RC 濾波器能夠減小干擾的幅度，但會(huì)增加建立時(shí)間，而干擾“能量”（曲線下面的區(qū)域）保持不變。下面以 DAC 通過(guò)主要進(jìn)位轉(zhuǎn)換階段為例，展示了 RC 濾波器之前和之后的輸出。

?

應(yīng)通過(guò)觀察干擾周期并提前 10 個(gè)單位左右選擇截止點(diǎn) (cutoff point) 來(lái)為 RC 濾波器選擇適合的電阻與電容比。在選擇組件值時(shí)，應(yīng)使用較小的電阻值以避免電阻負(fù)載上產(chǎn)生較大的壓降。電容值可根據(jù)所選的電阻值和所需的 RC 比率進(jìn)行確定。

降低干擾的另一種方案是使用跟蹤與保持放大器。這種方法比較麻煩，因?yàn)樾枰獓?yán)格的開(kāi)關(guān)定時(shí)和外部組件，會(huì)導(dǎo)致成本和板級(jí)空間增加。

通過(guò)使用外部開(kāi)關(guān)、一些無(wú)源組件以及放大器，您能夠完全去除 DAC 輸出干擾，但同時(shí)會(huì)出現(xiàn)來(lái)自新 S/H 開(kāi)關(guān)的小瞬態(tài)信號(hào)?？衫靡浑A低通濾波器級(jí)來(lái)減弱這種新的短小瞬態(tài)信號(hào)?；驹韴D如下所示。

?

系統(tǒng)設(shè)計(jì)結(jié)構(gòu)非常簡(jiǎn)單明了。當(dāng) DAC 通過(guò)主要進(jìn)位轉(zhuǎn)換階段時(shí)，開(kāi)關(guān)打開(kāi)。這就是出現(xiàn)干擾的地方。一旦電壓轉(zhuǎn)換完成，開(kāi)關(guān)就會(huì)閉合，并為 CH 采樣電容器充電以達(dá)到所需值。當(dāng) DAC 再次更新其輸出時(shí)，隨著外部開(kāi)關(guān)打開(kāi)電容器會(huì)繼續(xù)保持新的電壓值。這樣您在理論上就可以完全消除干擾，且不會(huì)增加建立時(shí)間。

下面是這兩種解決方案的優(yōu)缺點(diǎn)：

• 如果系統(tǒng)可以容許增加建立時(shí)間，并且需要降低干擾脈沖的幅度值，那么簡(jiǎn)單的 RC 濾波器就足夠了。
• 如果系統(tǒng)需要完全消除干擾，則可采用跟蹤與保持放大器解決方案。

當(dāng)然，另一種選項(xiàng)是為了避開(kāi) R-2R DAC，而采用電阻串 DAC 解決方案進(jìn)行設(shè)計(jì)則可用避免出現(xiàn)較大干擾。應(yīng)注意，這樣做可能會(huì)讓您不得不對(duì)其它 DAC 規(guī)范進(jìn)行權(quán)衡。

如果您是第一次閱讀?DAC 基礎(chǔ)知識(shí)系列，并對(duì)我們的博文感興趣，那么您一定要閱讀我們之前發(fā)表的博文：

• 這些干擾是怎么回事？
• 電阻器梯形結(jié)構(gòu)
• 電阻串理論
• 靜態(tài)技術(shù)規(guī)范與線性度
• 追求完美

閱讀原文,? 請(qǐng)參見(jiàn)http://e2e.ti.com/blogs_/b/analogwire/archive/2013/07/01/dac-essentials-glitch-be-gone.aspx