12月20日,第七屆全國(guó)光子和集成電路“創(chuàng)業(yè)之芯”大賽總決賽在浙江麗水經(jīng)開(kāi)區(qū)隆重舉行。本屆活動(dòng)旨在借助大賽匯聚產(chǎn)學(xué)研用優(yōu)質(zhì)資源,推動(dòng)半導(dǎo)體產(chǎn)業(yè)高質(zhì)量發(fā)展,提升區(qū)域集成電路產(chǎn)業(yè)的創(chuàng)新能力和競(jìng)爭(zhēng)力,為城市發(fā)展注入新動(dòng)能。
2025-12-30 15:39:03
290 Molex推出了Temp-Flex TwinMax耐高溫低損耗雙軸電纜是一種具有多阻抗,范圍的平衡傳輸線纜,適用于連接數(shù)據(jù)中心和電信設(shè)備中的10、12和28 Gbps速率電路
2025-12-25 13:46:31
在HFSS仿真鈮酸鋰電光調(diào)制器T型電極時(shí),盡管電極設(shè)為了完美電導(dǎo)體,介質(zhì)的介質(zhì)損耗角正切設(shè)為0,dB(S21)仍然有比較大的損耗,導(dǎo)致用ABCD矩陣計(jì)算時(shí)損耗較大,這是什么原因引起的,如何解決?
2025-12-16 14:36:49
村田L(fēng)QW15AN系列電感通過(guò) 高Q值、低直流電阻(Rdc)、小尺寸封裝及高頻穩(wěn)定性 等特性,成為高頻射頻電路中實(shí)現(xiàn)低損耗的核心解決方案,其技術(shù)優(yōu)勢(shì)與應(yīng)用場(chǎng)景高度契合5G通信、Wi-Fi 6
2025-12-04 16:10:27
470 
(Terabit)以太網(wǎng)等技術(shù)的普及,數(shù)據(jù)中心必須采用先進(jìn)的解決方案,以確保高帶寬、低延遲,并最大程度地減少信號(hào)衰減。低損耗光纖連接已成為滿足這些性能需求的關(guān)鍵技術(shù),在 AI 驅(qū)動(dòng)的環(huán)境中提供了顯著的優(yōu)勢(shì)。 接下來(lái),小編將對(duì) AI 數(shù)據(jù)中心中的低損耗光纖連接進(jìn)行簡(jiǎn)要探
2025-11-25 10:24:15
109 信維低損耗MLCC電容在提升電路效率方面表現(xiàn)優(yōu)異,其核心優(yōu)勢(shì)體現(xiàn)在 低損耗特性、高頻響應(yīng)能力、小型化設(shè)計(jì)、高可靠性 以及 廣泛的應(yīng)用適配性 ,具體分析如下: 一、低損耗特性直接提升電路效率 低介質(zhì)
2025-11-24 16:30:00
632 村田電容在高頻電路中通過(guò)材料創(chuàng)新、結(jié)構(gòu)優(yōu)化與系列化設(shè)計(jì),成為低損耗解決方案的核心選擇,其優(yōu)勢(shì)體現(xiàn)在高頻性能、低損耗特性、溫度穩(wěn)定性及定制化方案四個(gè)維度。 一、高頻性能:突破GHz級(jí)信號(hào)傳輸瓶頸 村田
2025-10-30 16:52:30
563 在超高純度晶圓制造過(guò)程中,盡管晶圓本身需達(dá)到11個(gè)9(99.999999999%)以上的純度標(biāo)準(zhǔn)以維持基礎(chǔ)半導(dǎo)體特性,但為實(shí)現(xiàn)集成電路的功能化構(gòu)建,必須通過(guò)摻雜工藝在硅襯底表面局部引入特定雜質(zhì)。
2025-10-29 14:21:31
622 
在功率半導(dǎo)體封裝領(lǐng)域,晶圓級(jí)芯片規(guī)模封裝技術(shù)正引領(lǐng)著分立功率器件向更高集成度、更低損耗及更優(yōu)熱性能方向演進(jìn)。
2025-10-21 17:24:13
3874 
一、引言
隨著半導(dǎo)體技術(shù)向小型化、高性能化發(fā)展,3D 集成封裝技術(shù)憑借其能有效提高芯片集成度、縮短信號(hào)傳輸距離等優(yōu)勢(shì),成為行業(yè)發(fā)展的重要方向 。玻璃晶圓因其良好的光學(xué)透明性、化學(xué)穩(wěn)定性及機(jī)械強(qiáng)度
2025-10-14 15:24:56
316 
以下,晶圓表面需達(dá)到亞納米級(jí)的平整度(如RMS 微觀結(jié)構(gòu)區(qū)域的均勻去除:在三維集成電路(如FinFET晶體管或3D NAND閃存)中,不同材料的交疊區(qū)域存在物理特性差異,如何實(shí)現(xiàn)全局與局部同步平坦化成為關(guān)鍵難題。例如,多層金屬互連層間的
2025-10-13 10:37:52
470 、切片、拋光等工序制成,未經(jīng)任何使用歷史。其原材料通常來(lái)自二氧化硅礦石提煉的高純硅料,經(jīng)過(guò)嚴(yán)格控溫的長(zhǎng)晶過(guò)程形成圓柱形單晶硅棒,再切割成薄片后成為集成電路制造的基礎(chǔ)
2025-09-23 11:14:55
774 
對(duì)需要高精度、高頻段、遠(yuǎn)距離傳輸?shù)膱?chǎng)景來(lái)說(shuō),SMA 低損耗款不是 “可選項(xiàng)”,而是 “必選項(xiàng)”—— 普通款的損耗看似不大,但疊加后會(huì)嚴(yán)重影響系統(tǒng)性能,而低損耗款通過(guò)材質(zhì)、結(jié)構(gòu)、工藝的優(yōu)化,能最大限度 “守住” 信號(hào)能量,提升系統(tǒng)效率、降低成本。
2025-09-19 10:10:00
1754 
據(jù)中心領(lǐng)域的快速發(fā)展,對(duì)高速數(shù)據(jù)處理與傳輸提出了更高要求。為滿足 這些需求,器件封裝技術(shù)的發(fā)展聚焦于實(shí)現(xiàn)小型化、高效率和高性能,而光子集成芯片封裝 正是滿足這些需求的理想方案。本文綜述了光子集成芯片封裝在元件級(jí)、芯片級(jí)和
2025-09-18 11:10:56
887 
翻譯自 Lee Carroll在 2016年發(fā)表的文章 摘要 晶圓廠提供的光子集成電路PIC的多項(xiàng)目晶圓(MPW)服務(wù),使得研究人員和中小型企業(yè)(SMEs)能夠低成本完成硅光子芯片的設(shè)計(jì)和制造。盡管
2025-08-28 10:11:17
1063 
簡(jiǎn)單來(lái)說(shuō),Die(發(fā)音為/da?/,中文常稱為裸片、裸晶、晶?;蚓┦侵笍囊徽瑘A形硅晶圓(Wafer)上,通過(guò)精密切割(Dicing)工藝分離下來(lái)的、單個(gè)含有完整集成電路(IC)功能的小方塊。
2025-08-21 10:46:54
3216 在半導(dǎo)體制造的精密世界里,每一個(gè)微小的改進(jìn)都可能引發(fā)效率的飛躍。今天,美能光子灣科技將帶您一探晶圓背面磨削工藝中的關(guān)鍵技術(shù)——總厚度變化(TTV)控制的奧秘。隨著三維集成電路3DIC制造技術(shù)
2025-08-05 17:55:08
3372 
電子發(fā)燒友網(wǎng)為你提供()低損耗雙向功率分配器/合路器 2.2–2.8 GHz相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有低損耗雙向功率分配器/合路器 2.2–2.8 GHz的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文
2025-07-30 18:34:36

晶圓清洗機(jī)中的晶圓夾持是確保晶圓在清洗過(guò)程中保持穩(wěn)定、避免污染或損傷的關(guān)鍵環(huán)節(jié)。以下是晶圓夾持的設(shè)計(jì)原理、技術(shù)要點(diǎn)及實(shí)現(xiàn)方式: 1. 夾持方式分類 根據(jù)晶圓尺寸(如2英寸到12英寸)和工藝需求,夾持
2025-07-23 14:25:43
929 不同晶圓尺寸的清洗工藝存在顯著差異,主要源于其表面積、厚度、機(jī)械強(qiáng)度、污染特性及應(yīng)用場(chǎng)景的不同。以下是針對(duì)不同晶圓尺寸(如2英寸、4英寸、6英寸、8英寸、12英寸等)的清洗區(qū)別及關(guān)鍵要點(diǎn):一、晶圓
2025-07-22 16:51:19
1332 
在集成電路生產(chǎn)過(guò)程中,晶圓背面二氧化硅邊緣腐蝕現(xiàn)象是一個(gè)常見(jiàn)但復(fù)雜的問(wèn)題。每個(gè)環(huán)節(jié)都有可能成為晶圓背面二氧化硅邊緣腐蝕的誘因,因此需要在生產(chǎn)中嚴(yán)格控制每個(gè)工藝參數(shù),尤其是對(duì)邊緣區(qū)域的處理,以減少這種現(xiàn)象的發(fā)生。
2025-07-09 09:43:08
761 On Wafer WLS無(wú)線晶圓測(cè)溫系統(tǒng)通過(guò)自主研發(fā)的核心技術(shù)將傳感器嵌入晶圓集成,實(shí)時(shí)監(jiān)控和記錄晶圓在制程過(guò)程中的溫度變化數(shù)據(jù),為半導(dǎo)體制造過(guò)程提供一種高效可靠的方式來(lái)監(jiān)測(cè)和優(yōu)化關(guān)鍵
2025-06-27 10:37:30
并購(gòu)重組審核委員會(huì)審議通過(guò),后續(xù)尚需取得中國(guó)證監(jiān)會(huì)同意注冊(cè)的決定后方可實(shí)施。 芯聯(lián)集成是全球領(lǐng)先的集成電路晶圓代工企業(yè)之一,根據(jù)ChipInsights發(fā)布的《2024年全球?qū)?b class="flag-6" style="color: red">晶圓代工排行榜》,芯聯(lián)集成躋身2024年全球?qū)?b class="flag-6" style="color: red">晶圓代工榜單前十,中
2025-06-25 18:11:40
1062 
WD4000晶圓厚度測(cè)量設(shè)備兼容不同材質(zhì)不同粗糙度、可測(cè)量大翹曲wafer、測(cè)量晶圓雙面數(shù)據(jù)更準(zhǔn)確。它通過(guò)非接觸測(cè)量,將晶圓的三維形貌進(jìn)行重建,強(qiáng)大的測(cè)量分析軟件穩(wěn)定計(jì)算晶圓厚度,TTV,BOW
2025-06-18 15:40:06
高反射率的物體表面,從納米到微米級(jí)別工件的厚度、粗糙度、平整度、微觀幾何輪廓、曲率等,實(shí)現(xiàn)砷化鎵、氮化鎵、磷化鎵、鍺、磷化銦、鈮酸鋰、藍(lán)寶石、硅、碳化硅、玻璃不同
2025-06-16 15:08:07
摘要:本文探討晶圓邊緣 TTV 測(cè)量在半導(dǎo)體制造中的重要意義,分析其對(duì)芯片制造工藝、器件性能和生產(chǎn)良品率的影響,同時(shí)研究測(cè)量方法、測(cè)量設(shè)備精度等因素對(duì)測(cè)量結(jié)果的作用,為提升半導(dǎo)體制造質(zhì)量提供理論依據(jù)
2025-06-14 09:42:58
552 
電子發(fā)燒友網(wǎng)綜合報(bào)道 近日消息,上海交大無(wú)錫光子芯片研究院(CHIPX)取得重大進(jìn)展,其在國(guó)內(nèi)首個(gè)光子芯片中試線成功下線首片6英寸薄膜鈮酸鋰光子芯片晶圓,并同步實(shí)現(xiàn)了超低損耗、超高帶寬的高性能薄膜鈮
2025-06-13 01:02:00
4852 的 Ari Novack 和 Matthew Streshinsky 創(chuàng)立。 Enosemi 專注于光子集成電路(PIC)研發(fā) ,而且僅僅有
2025-06-04 16:38:27
1152 貼膜是指將一片經(jīng)過(guò)減薄處理的晶圓(Wafer)固定在一層特殊的膠膜上,這層膜通常為藍(lán)色,業(yè)內(nèi)常稱為“ 藍(lán)膜 ”。貼膜的目的是為后續(xù)的晶圓切割(劃片)工藝做準(zhǔn)備。
2025-06-03 18:20:59
1180 
反應(yīng)表面形貌的參數(shù)??蓪?shí)現(xiàn)砷化鎵、氮化鎵、磷化鎵、鍺、磷化銦、鈮酸鋰、藍(lán)寶石、硅、碳化硅、玻璃不同材質(zhì)晶圓的量測(cè)。兼容不同材質(zhì)不同粗糙度、可測(cè)量大翹曲wafer、
2025-05-30 11:03:11
晶圓是半導(dǎo)體制造的核心基材,所有集成電路(IC)均構(gòu)建于晶圓之上,其質(zhì)量直接決定芯片性能、功耗和可靠性,是摩爾定律持續(xù)推進(jìn)的物質(zhì)基礎(chǔ)。其中晶圓的厚度(THK)、翹曲度(Warp) 和彎曲度(Bow
2025-05-28 16:12:46
關(guān)鍵詞:鍵合晶圓;TTV 質(zhì)量;晶圓預(yù)處理;鍵合工藝;檢測(cè)機(jī)制 一、引言 在半導(dǎo)體制造領(lǐng)域,鍵合晶圓技術(shù)廣泛應(yīng)用于三維集成、傳感器制造等領(lǐng)域。然而,鍵合過(guò)程中諸多因素會(huì)導(dǎo)致晶圓總厚度偏差(TTV
2025-05-26 09:24:36
854 
摘要:本文針對(duì)濕法腐蝕工藝后晶圓總厚度偏差(TTV)的管控問(wèn)題,探討從工藝參數(shù)優(yōu)化、設(shè)備改進(jìn)及檢測(cè)反饋機(jī)制完善等方面入手,提出一系列優(yōu)化方法,以有效降低濕法腐蝕后晶圓 TTV,提升晶圓制造質(zhì)量
2025-05-22 10:05:57
511 
摘要:本文聚焦于降低晶圓 TTV(總厚度偏差)的磨片加工方法,通過(guò)對(duì)磨片設(shè)備、工藝參數(shù)的優(yōu)化以及研磨拋光流程的改進(jìn),有效控制晶圓 TTV 值,提升晶圓質(zhì)量,為半導(dǎo)體制造提供實(shí)用技術(shù)參考。 關(guān)鍵詞:晶
2025-05-20 17:51:39
1028 
前言在半導(dǎo)體制造的前段制程中,晶圓需要具備足夠的厚度,以確保其在流片過(guò)程中的結(jié)構(gòu)穩(wěn)定性。盡管芯片功能層的制備僅涉及晶圓表面幾微米范圍,但完整厚度的晶圓更有利于保障復(fù)雜工藝的順利進(jìn)行,直至芯片前制程
2025-05-16 16:58:44
1110 
在半導(dǎo)體制造流程中,晶圓在前端工藝階段需保持一定厚度,以確保其在流片過(guò)程中的結(jié)構(gòu)穩(wěn)定性,避免彎曲變形,并為芯片制造工藝提供操作便利。不同規(guī)格晶圓的原始厚度存在差異:4英寸晶圓厚度約為520微米,6
2025-05-09 13:55:51
1976 在半導(dǎo)體制造流程中,晶圓揀選測(cè)試(Wafer Sort)堪稱芯片從“原材料”到“成品”的關(guān)鍵質(zhì)控節(jié)點(diǎn)。作為集成電路制造中承上啟下的核心環(huán)節(jié),其通過(guò)精密的電學(xué)測(cè)試,為每一顆芯片頒發(fā)“質(zhì)量合格證”,同時(shí)為工藝優(yōu)化提供數(shù)據(jù)支撐。
2025-04-30 15:48:27
5746 
的功率驅(qū)動(dòng)部分。前級(jí)控制電路容易實(shí)現(xiàn)集成,通常是模擬數(shù)字混合集成電路。對(duì)于小功率系統(tǒng),末級(jí)驅(qū)動(dòng)電路也已集成化,稱之為功率集成電路。功率集成電路可以將高電壓、大電流、大功率的多個(gè)半導(dǎo)體開(kāi)關(guān)器件集成在同一個(gè)
2025-04-24 21:30:16
本書共13章。第1章緒論,介紹國(guó)內(nèi)外電機(jī)控制專用集成電路發(fā)展情況,電機(jī)控制和運(yùn)動(dòng)控制、智能功率集成電路概況,典型閉環(huán)控制系統(tǒng)可以集成的部分和要求。第2~7章,分別敘述直流電動(dòng)機(jī)、無(wú)刷直流電動(dòng)機(jī)、步進(jìn)
2025-04-22 17:02:31
資料介紹本文系《中國(guó)集成電路大全》的接口集成電路分冊(cè),是國(guó)內(nèi)第一次比較系統(tǒng)地介紹國(guó)產(chǎn)接口集成電路的系列、品種、特性和應(yīng)用方而知識(shí)的書籍。全書共有總表、正文和附錄三部分內(nèi)容??偙聿糠至杏袊?guó)產(chǎn)接口
2025-04-21 16:33:37
ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái),為集成電路設(shè)計(jì)、CAD、工藝開(kāi)發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用平臺(tái)。
2025-04-16 09:34:33
1687 
本文介紹了半導(dǎo)體集成電路制造中的晶圓制備、晶圓制造和晶圓測(cè)試三個(gè)關(guān)鍵環(huán)節(jié)。
2025-04-15 17:14:37
2159 
光庫(kù)科技96 GBaud和130 GBaud薄膜鈮酸鋰(TFLN)相干驅(qū)動(dòng)調(diào)制器(CDM)產(chǎn)品現(xiàn)已實(shí)現(xiàn)面向全球頭部客戶批量出貨。
2025-03-27 13:43:28
937 光庫(kù)科技自主研發(fā)的AM70超高速薄膜鈮酸鋰(TFLN)調(diào)制器正式進(jìn)入規(guī)模量產(chǎn)階段,并開(kāi)始向全球客戶批量交付。
2025-03-25 10:09:35
1252 30KPA168A單向二極管:高耐壓,低損耗,性能卓越
2025-03-15 14:19:52
17238 
半導(dǎo)體芯片集成電路(IC)工藝是現(xiàn)代電子技術(shù)的核心,涉及從硅材料到復(fù)雜電路制造的多個(gè)精密步驟。以下是關(guān)鍵工藝的概述:1.晶圓制備材料:高純度單晶硅(純度達(dá)99.9999999%),通過(guò)直拉法
2025-03-14 07:20:00
1443 
本文介紹了集成電路和光子集成技術(shù)的發(fā)展歷程,并詳細(xì)介紹了鈮酸鋰光子集成技術(shù)和硅和鈮酸鋰復(fù)合薄膜技術(shù)。
2025-03-12 15:21:24
1689 
圓不僅是芯片制造的基礎(chǔ)材料,更是連接設(shè)計(jì)與現(xiàn)實(shí)的橋梁。在這張畫布上,光刻、刻蝕、沉積等工藝如同精妙的畫筆,將虛擬的電路圖案轉(zhuǎn)化為現(xiàn)實(shí)的功能芯片。 晶圓:從砂礫到硅片 晶圓的起點(diǎn)是普通的砂礫,其主要成分是二氧化硅(SiO?
2025-03-10 17:04:25
1544 隨著半導(dǎo)體技術(shù)的飛速發(fā)展,晶圓級(jí)封裝(WLP)作為先進(jìn)封裝技術(shù)的重要組成部分,正逐漸成為集成電路封裝的主流趨勢(shì)。在晶圓級(jí)封裝過(guò)程中,Bump工藝扮演著至關(guān)重要的角色。Bump,即凸塊,是晶圓級(jí)封裝中
2025-03-04 10:52:57
4980 
硅作為半導(dǎo)體材料在集成電路應(yīng)用中的核心地位無(wú)可爭(zhēng)議,然而,隨著科技的進(jìn)步和器件特征尺寸的不斷縮小,硅集成電路技術(shù)正面臨著一系列挑戰(zhàn),本文分述如下:1.硅集成電路的優(yōu)勢(shì)與地位;2.硅材料對(duì)CPU性能的影響;3.硅材料的技術(shù)革新。
2025-03-03 09:21:49
1385 
CSBA系列通過(guò)采用低損耗金屬磁粉芯材料和優(yōu)化的線圈結(jié)構(gòu),進(jìn)一步降低磁芯損耗和電阻損耗,從而提升氮化鎵電源的整體效率。例如,在數(shù)據(jù)中心服務(wù)器電源中,低損耗電感可減少能源浪費(fèi),符合綠色節(jié)能的發(fā)展趨勢(shì)。
2025-02-20 10:50:17
1010 
集成電路為什么要封膠?漢思新材料:集成電路為什么要封膠集成電路封膠的主要原因在于提供多重保護(hù)和增強(qiáng)性能,具體來(lái)說(shuō)包括以下幾個(gè)方面:防止環(huán)境因素?fù)p害:集成電路在工作過(guò)程中可能會(huì)受到靜電、濕氣、灰塵等
2025-02-14 10:28:36
957 
一、集成電路的引腳識(shí)別 集成電路是在同一塊半導(dǎo)體材料上,利用各種不同的加工方法同時(shí)制作出許多極其微小的電阻、電容及晶體管等電路元器件,并將它們相互連接起來(lái),使之具有特定功能的電路。半導(dǎo)體集成電路
2025-02-11 14:21:22
1903 在半導(dǎo)體制造的復(fù)雜流程中,晶圓歷經(jīng)前道工序完成芯片制備后,劃片工藝成為將芯片從晶圓上分離的關(guān)鍵環(huán)節(jié),為后續(xù)封裝奠定基礎(chǔ)。由于不同厚度的晶圓具有各異的物理特性,因此需匹配不同的切割工藝,以確保切割效果與芯片質(zhì)量。
2025-02-07 09:41:00
3050 
據(jù)新華社報(bào)道,日前,自南開(kāi)大學(xué)獲悉,南開(kāi)大學(xué)攜手香港城市大學(xué),成功研制出薄膜鈮酸鋰光子毫米波雷達(dá)芯片,在毫米波雷達(dá)領(lǐng)域取得重大突破。這一創(chuàng)新成果,為未來(lái)6G通信、智能駕駛、精準(zhǔn)感知等前沿領(lǐng)域
2025-02-06 09:42:57
665 
在當(dāng)今數(shù)字化的時(shí)代,電子技術(shù)改變著我們的生活方式。而集成電路,作為電子技術(shù)的核心驅(qū)動(dòng)力,更是發(fā)揮著至關(guān)重要的作用。 集成電路,簡(jiǎn)稱 IC,是將大量的晶體管、電阻、電容等電子元件以及它們之間的連線
2025-02-05 11:06:00
646 在半導(dǎo)體制造領(lǐng)域,晶圓作為芯片的基礎(chǔ)母材,其質(zhì)量把控的關(guān)鍵環(huán)節(jié)之一便是對(duì) BOW(彎曲度)的精確測(cè)量。而在測(cè)量過(guò)程中,特氟龍夾具的晶圓夾持方式與傳統(tǒng)的真空吸附方式有著截然不同的特性,這些差異深刻影響
2025-01-21 09:36:24
520 
來(lái)源:Yole Group 光子集成電路正在通過(guò)實(shí)現(xiàn)更快的數(shù)據(jù)傳輸、推進(jìn)量子計(jì)算技術(shù)、以及變革醫(yī)療行業(yè)來(lái)徹底改變多個(gè)領(lǐng)域。在材料和制造工藝的創(chuàng)新驅(qū)動(dòng)下,光子集成電路有望重新定義光學(xué)技術(shù)的能力,并在
2025-01-13 15:23:03
1082 在半導(dǎo)體制造領(lǐng)域,晶圓的加工精度和質(zhì)量控制至關(guān)重要,其中對(duì)晶圓 BOW(彎曲度)和 WARP(翹曲度)的精確測(cè)量更是關(guān)鍵環(huán)節(jié)。不同的吸附方案被應(yīng)用于晶圓測(cè)量過(guò)程中,而晶圓的環(huán)吸方案因其獨(dú)特
2025-01-09 17:00:10
639 
晶圓是集成電路、功率器件及半導(dǎo)體分立器件的核心原材料,超過(guò)90%的集成電路均在高純度、高品質(zhì)的晶圓上制造而成。晶圓的質(zhì)量及其產(chǎn)業(yè)鏈供應(yīng)能力,直接關(guān)乎集成電路的整體性能和競(jìng)爭(zhēng)力。今天我們將詳細(xì)介紹
2025-01-09 09:59:26
2100 
。在此之前,皖芯集成的注冊(cè)資本僅為5000.01萬(wàn)元。 本次增資完成后,晶合集成持有皖芯集成的股權(quán)比例變更為43.75%,仍為第一大股東。 據(jù)TrendForce公布的24Q1全球晶圓代工廠商營(yíng)收排名,晶合集成位居全球前九,是中國(guó)大陸本土第三的晶圓代工廠商。
2025-01-07 17:33:09
778 
隨著半導(dǎo)體技術(shù)的飛速發(fā)展,晶圓級(jí)封裝(Wafer Level Packaging, WLP)作為一種先進(jìn)的封裝技術(shù),正逐漸在集成電路封裝領(lǐng)域占據(jù)主導(dǎo)地位。晶圓級(jí)封裝技術(shù)以其高密度、高可靠性、小尺寸
2025-01-07 11:21:59
3190 
評(píng)論