主題 1：VIVADO 開(kāi)發(fā)流程和資源評(píng)估?
學(xué)習(xí)目標(biāo)：?
1、掌握 VIVADO 開(kāi)發(fā)流程
2、掌握 VIVADO 的在線調(diào)試流程
3、掌握資源評(píng)估的方法

學(xué)習(xí)內(nèi)容：?
1、開(kāi)發(fā)流程：新建工程、添加代碼、添加 IP 核、配置工程等。
2、在線調(diào)試流程：ILA 的使用方法、VIO 的使用方法

?

主題 2：DDR3 IP 核的使用?
學(xué)習(xí)內(nèi)容（目標(biāo)）：?
1、DDR3 IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法

實(shí) 驗(yàn):?
生成 DDR3 的 EXAMPLE 工程并上板驗(yàn)證

?

主題 3：GTX IP 核的使用?
學(xué)習(xí)內(nèi)容（目標(biāo)）：?
1、GTX IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法

實(shí) 驗(yàn):?
生成 GTX 的 EXAMPLE 工程并上板驗(yàn)證

?

主題 4：FPGA 高級(jí)設(shè)計(jì)技巧和心得分享?
學(xué)習(xí)目標(biāo)：?
1、掌握速度與資源互換原則
2、掌握流水線設(shè)計(jì)
3、掌握高效的代碼技術(shù)
4、掌握算法在 FPGA 上的實(shí)現(xiàn)

學(xué)習(xí)內(nèi)容：?
1、影響 FPGA 速度的因素
2、延時(shí)和帶寬的異同
3、FPGA 資源的估算方法
4、速度和資源的關(guān)系
5、速度換資源的場(chǎng)合和一般方法
6、資源換速度的場(chǎng)合和一般方法

實(shí) 驗(yàn)：?
1、實(shí)驗(yàn)：在 500M 的采樣率下，激光測(cè)距工程會(huì)遇到什么問(wèn)題？以及
如何解決？（資源換速度）
2、實(shí)現(xiàn)：算法的 FPGA 實(shí)現(xiàn)

?

主題 5：高級(jí)仿真技巧實(shí)戰(zhàn)?
學(xué)習(xí)目標(biāo)：?
1、掌握自動(dòng)對(duì)比仿真的技巧
2、掌握 MODELSIM 中 DO 文件的使用
3、掌握大模塊設(shè)計(jì)中的一些仿真管理技巧

學(xué)習(xí)內(nèi)容：?
1、系統(tǒng)函數(shù)的使用，以文件讀取任務(wù)為主，從而快速完成大規(guī)模程
序的驗(yàn)證
2、自動(dòng)對(duì)比仿真的技巧
3、DO 文件介紹和使用
4、大規(guī)模設(shè)計(jì)中應(yīng)用的仿真管理技巧

實(shí) 驗(yàn)：?
1、實(shí)驗(yàn)：仿真激光測(cè)距工程，產(chǎn)生 3 個(gè)測(cè)試用例；使用 DO 文件的方
式自動(dòng)仿真
2、實(shí)驗(yàn)：演示代碼迭代的仿真實(shí)驗(yàn)

?

主題 6：JESD204B 接口?
學(xué)習(xí)內(nèi)容（目標(biāo)）：?
1、JESD204B 協(xié)議解析
2、JESD204B IP 核

實(shí) 驗(yàn)：?
1、實(shí)驗(yàn)：AD9144 的 JESD204B 實(shí)現(xiàn)

?

主題 7：FPGA 時(shí)序約束與分析?
學(xué)習(xí)內(nèi)容（目標(biāo)）：?
1、時(shí)序的概念和原理
2、時(shí)鐘約束的步驟
3、時(shí)鐘時(shí)序約束
4、輸入延時(shí) input delay 時(shí)序約束方法
5、輸出延時(shí) output delay 約束方法
6、時(shí)序例外的約束方法

實(shí) 驗(yàn):?
1、實(shí)驗(yàn)：時(shí)序約束的練習(xí)

?

主題 8：光纖項(xiàng)目?
學(xué)習(xí)內(nèi)容（目標(biāo)）：?
1、GTX IP 核的生成和使用
2、DDR3 IP 核的生成和使用
3、GXT 接口模塊的設(shè)計(jì)
4、DDR3 接口模塊的設(shè)計(jì)
5、大數(shù)據(jù)傳輸和調(diào)度的方法
6、大數(shù)據(jù)采集系統(tǒng)的架構(gòu)設(shè)計(jì)
7、企業(yè)項(xiàng)目的工程講解

實(shí) 驗(yàn):?
1、實(shí)驗(yàn)：GTX IP 核上板驗(yàn)證2、實(shí)驗(yàn)：DDR3 IP 核上板驗(yàn)證

?

主講老師：
實(shí)戰(zhàn)型 FPGA 技術(shù)專(zhuān)家：潘文明老師簡(jiǎn)介

?

工作經(jīng)歷：?
? 2007.7~2010.10：中國(guó)電子科技集團(tuán)有限公司第七研究所技
術(shù)開(kāi)發(fā)部 ，研發(fā)工程師?
? 2010.11~2013.5：華為公司，研發(fā)工程師?
? 2013.6~2015.4： 中國(guó)科學(xué)院先進(jìn)技術(shù)研究所，研發(fā)主管?
? 2015.5~現(xiàn)在： 英特爾（中國(guó)），微電子事業(yè)部技術(shù)總監(jiān)?
? 在工作之余，主編出版了：《FPGA設(shè)計(jì)——基于至簡(jiǎn)設(shè)計(jì)法》
一書(shū)，并已經(jīng)在業(yè)界推廣應(yīng)用。?
? 現(xiàn)在主要主持電子與通信領(lǐng)域的FPGA技術(shù)工作。?
? 工作內(nèi)容：主要從事微電子與FPGA領(lǐng)域的技術(shù)應(yīng)用及推廣工作。
以及內(nèi)地集成電路企業(yè)的一線從業(yè)者。同時(shí)做過(guò)各種層次的FPGA
技術(shù)培訓(xùn)和應(yīng)用專(zhuān)題教學(xué)班，講授FPGA至簡(jiǎn)設(shè)計(jì)理論與方法，有
效地降低了從業(yè)者的FPGA開(kāi)發(fā)難度，提升了集成電路的設(shè)計(jì)效率。
? 本人于暨南大學(xué)電子工程系的一些產(chǎn)學(xué)研合作基礎(chǔ)和成果：
基于“暨南大學(xué)-可編程芯片聯(lián)合開(kāi)發(fā)實(shí)驗(yàn)室”的平臺(tái)支持，近
年來(lái)本人與暨大電子工程系的科研團(tuán)隊(duì)合作，參與了由暨大團(tuán)隊(duì)主
持的廣東省教育部產(chǎn)學(xué)研項(xiàng)目、廣東省科技計(jì)劃項(xiàng)目等課題的研發(fā)
工作，共同申請(qǐng)并獲授權(quán)發(fā)明專(zhuān)利 1 件。
此外，本人作為主編出版
了《FPGA 設(shè)計(jì)——基于至簡(jiǎn)設(shè)計(jì)法》一書(shū)，并已經(jīng)在業(yè)界推廣應(yīng)
用；同時(shí)，以第一作者和共同作者發(fā)表了 CSCD 核心庫(kù)期刊論文 4篇

審核編輯：符乾江