當(dāng)今芯片設(shè)計(jì)的口號(hào)是“使用更少的功率”，這已不是什么秘密。物聯(lián)網(wǎng) (IoT) 的出現(xiàn)帶來了一個(gè)新的推論：“使用更少的平均功率”通過在待機(jī)狀態(tài)下以超低功耗運(yùn)行，同時(shí)準(zhǔn)備好立即啟動(dòng)。當(dāng)前的存儲(chǔ)器技術(shù)使得同時(shí)實(shí)現(xiàn)這兩個(gè)屬性變得困難，但瑞薩電子公司已經(jīng)通過新的嵌入式 SRAM 技術(shù)應(yīng)對(duì)了這一挑戰(zhàn)。

任何電池供電的設(shè)計(jì)都需要使用盡可能少的電力。低功耗操作在物聯(lián)網(wǎng)中尤為重要，比智能手機(jī)更重要，因?yàn)槲锫?lián)網(wǎng)上的許多點(diǎn)在物理上都很遙遠(yuǎn)，更換或充電電池將是一個(gè)主要的麻煩，如果不危險(xiǎn)甚至不可能的話。出于這個(gè)原因，許多物聯(lián)網(wǎng)節(jié)點(diǎn)被設(shè)計(jì)成大部分時(shí)間都在睡覺，只是偶爾醒來以對(duì)本地刺激做出反應(yīng)，或者根據(jù)網(wǎng)絡(luò)上另一個(gè)點(diǎn)的要求進(jìn)行報(bào)告。然后，他們必須盡可能快地起床并奔跑，以快速完成任務(wù)并重新入睡，從而最大限度地減少平均能量消耗。

不幸的是，在這種睡眠模式下將數(shù)據(jù)保存在 SRAM 中會(huì)消耗過多的電量。設(shè)計(jì)人員目前通過簡(jiǎn)單地將 SRAM 內(nèi)容卸載到非易失性存儲(chǔ)器，然后在睡眠期間關(guān)閉 SRAM 的電源來解決這個(gè)問題。問題在于，對(duì)于某些物聯(lián)網(wǎng)占空比，這種方法可能無效，某些情況下甚至?xí)?dǎo)致功耗的實(shí)際增加。

瑞薩似乎找到了解決這個(gè)問題的辦法。降低 SRAM 開啟/休眠功率比的關(guān)鍵是減少晶體管泄漏電流，瑞薩電子通過將其 65 納米薄層埋層硅 (SOTB) 工藝部署到嵌入式 SRAM 的開發(fā)中，已經(jīng)做到了這一點(diǎn)。瑞薩電子的 SOTB 工藝采用無摻雜溝道結(jié)構(gòu)，通過其掩埋氧化層實(shí)現(xiàn)。結(jié)果是晶體管閾值特性的變化要小得多，這反過來又使晶體管能夠在低至 0.5 V 的電壓下表現(xiàn)良好。

片上穩(wěn)壓器控制襯底偏置，這決定了器件是在工作模式下工作還是在待機(jī)模式下工作。將基板電位設(shè)置為正向偏置可以實(shí)現(xiàn)快速讀取訪問時(shí)間。待機(jī)模式是通過對(duì)基板施加反向偏壓來實(shí)現(xiàn)的，這可以顯著降低泄漏電流。

針對(duì)特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品 (ASSP) 的開發(fā)人員，該技術(shù)不能作為現(xiàn)成的 SRAM 設(shè)備使用。但是瑞薩已經(jīng)創(chuàng)建了一個(gè)原型 SRAM 來展示這項(xiàng)技術(shù)。該原型在“實(shí)時(shí)”狀態(tài)下實(shí)現(xiàn)了 1.8 ns 的讀出時(shí)間，而在待機(jī)狀態(tài)下僅需 13.7 nW/Mbit。這只是內(nèi)存正常模式下功耗的千分之一。

瑞薩嵌入式 SRAM。資料來源：瑞薩電子。

瑞薩電子預(yù)計(jì)其新工藝將有助于開發(fā)無需維護(hù)或更換電池且使用壽命長(zhǎng)的物聯(lián)網(wǎng)節(jié)點(diǎn)。基于瑞薩 SOBT 技術(shù)的 SRAM 允許快速啟動(dòng)、實(shí)時(shí)高速運(yùn)行以及在睡眠模式下顯著降低泄漏電流，可以幫助物聯(lián)網(wǎng)設(shè)計(jì)在極小的平均功率水平下運(yùn)行。?

審核編輯 黃昊宇