作為同步生產過程的一部分，工廠車間的機器人系統(tǒng)通常需要連接到工廠網(wǎng)絡。聯(lián)盟領導和 OEM 驅動的“開放”基于以太網(wǎng)的協(xié)議（例如 EtherCAT、EtherNet/IP、CC-Link IE 和 PROFINET）是眾多可用標準之一。機器制造商的任務是選擇一種協(xié)議來支持他們的設計。此外，伺服驅動器接口正在使用編碼器協(xié)議，例如 EnDat、BiSS、A-Format 以及其他也在協(xié)議之戰(zhàn)中占據(jù)一席之地的協(xié)議。

但是機器制造商真的只需要選擇一個網(wǎng)絡嗎？

機器級別的工業(yè)網(wǎng)絡需要低延遲的高效數(shù)據(jù)包處理，并且需要盡可能具有確定性。TCP/IP 協(xié)議不能用于實時控制，在這種控制中，PLC 需要向驅動器或執(zhí)行器發(fā)送命令，并假設消息被快速接收和執(zhí)行。相反，工業(yè)網(wǎng)絡協(xié)議通常使用 UDP 協(xié)議來發(fā)送數(shù)據(jù)包。接收方從設備接收數(shù)據(jù)包并執(zhí)行或轉發(fā)到網(wǎng)絡上的下一個設備。這些不同協(xié)議的方法是定義它們自己的數(shù)據(jù)包消息或數(shù)據(jù)報，并通過定義它們自己的對象標識來利用從第 2 層（數(shù)據(jù)鏈路）定制 MAC 到第 7 層應用層。無論哪種方式，都需要工業(yè)網(wǎng)絡數(shù)據(jù)包軟件來處理以太網(wǎng)報頭和數(shù)據(jù)。

執(zhí)行

多年來，該方法一直是使用 ASIC 或 FPGA 來支持這些協(xié)議并減輕 CPU 的負擔。但是，ASIC 的問題在于您通常致力于一種協(xié)議。如果你走進一家工廠，他們碰巧使用了與你支持的協(xié)議不同的協(xié)議，你將需要添加一個協(xié)議轉換器。另一方面，如果您使用 FPGA，您肯定會獲得各種協(xié)議的靈活性，但您只會增加至少 30% 的 BOM 成本，增加功耗，并增加開發(fā)復雜性.

硬件加速器

一個新選項是使用具有內置硬件加速器的 MPU 來管理數(shù)據(jù)包處理。諸如編碼和解碼數(shù)據(jù)包或計算簡單校驗和等操作可以在硬件中實現(xiàn)，以改進數(shù)據(jù)包處理，為其他任務釋放 CPU 帶寬。這些加速器塊從以太網(wǎng)幀的大部分低級處理中刪除了軟件，并且減少了軟件堆棧代碼。

圖 1：內置硬件加速器可以實現(xiàn)各種協(xié)議。

可重新編程的硬件

在單個設備中支持不同協(xié)議的另一種方法是讓 SoC 具有可編程塊，該塊可以配置為支持不同協(xié)議，例如編碼器。伺服驅動編碼器協(xié)議（例如 EnDAT、BiSS 或 A-Format）以特定格式攜帶有關轉子位置、角度和旋轉計數(shù)的信息。問題是如何結合在同一設備上支持多個編碼器的能力。

處理器 SoC

Renesas RZ/T1 是設計用于支持實時應用（例如伺服驅動器和運動控制器）的處理器 SoC 的一個示例。它有一個動態(tài)可重新配置處理器 (DRP) 內核，帶有一系列處理元件和一個 DMA 控制器結構，該結構可以通過固件進行現(xiàn)場重新配置，以實現(xiàn)幾乎無限多種功能。DRP 邏輯存儲在 RAM 中，因此可以在運行時在單個 CPU 周期內進行更改。?

圖 2：具有 DRP 內核的 SoC 可實現(xiàn)對不同編碼器接口的簡單配置。

DRP 塊可用于支持不同的絕對編碼器接口。每個編碼器的配置文件可以通過固件中的簡單更改（在 C 代碼中）進行更改，并且不需要任何類似 FPGA 的編程知識。

該處理器使用帶有 FPU 內核的 Cortex-R4，該內核專為實時處理而設計，能夠以高達 600 MHz 的頻率運行。訪問無需通過高速緩存，內置緊密耦合的存儲器，能夠進行明確的實時響應處理。配備工業(yè)以太網(wǎng)通信加速器 R-IN 引擎的 RZ/T1 設備可以在不損失實時性能的情況下執(zhí)行工業(yè)以太網(wǎng)處理。

審核編輯 黃昊宇