Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

實現(xiàn)了與布局和布線檢測5%的關(guān)聯(lián)度，以及在多核技術(shù)上的2倍速更快的運行時間

美國加利福尼亞州山景城，2010年4月6日—— 全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxy?設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler? 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計中極具挑戰(zhàn)性的進度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實現(xiàn)進程。為了應(yīng)對這些挑戰(zhàn)，Design Compiler 2010對拓撲技術(shù)進行擴展，為Synopsys旗艦布局布線解決方案IC Compiler提供“物理層指引”；將時序和面積的一致性提升至5%的同時，還將IC Complier的布線速度提升了1.5倍。Design Compiler 2010的這一項新功能使RTL工程師們能夠在綜合環(huán)境中進行布局檢測，從而可以更快地達到最佳布局效果。此外，Design Complier采用可調(diào)至多核處理器的全新可擴展基礎(chǔ)架構(gòu)，在四核平臺上可產(chǎn)生兩倍提升綜合運行時間。
???? “縮短設(shè)計時間和提升設(shè)計性能是確保我們市場競爭力的關(guān)鍵?！?a href="http://www.makelele.cn/tags/瑞薩/" target="_blank">瑞薩科技公司DFM和數(shù)字EDA技術(shù)開發(fā)部門部經(jīng)理Hitoshi Sugihara說：“借助拓撲技術(shù)在物理層指引中的全新延展，我們看到了Design Compiler設(shè)計綜合器和IC Compiler芯片編譯器之間差異在5%以內(nèi)的一致性，使IC Compiler上實現(xiàn)了高達2倍速的更快布局和更好的設(shè)計時序。我們正在采用Design Compiler中這項技術(shù)創(chuàng)新，將我們的重復(fù)工作降到最低，同時在更短的設(shè)計周期內(nèi)達到我們的設(shè)計目標。”
??????? 為了減輕今天巨大的上市時間壓力，Design Compiler 2010對拓撲技術(shù)進行擴展，進一步優(yōu)化了與IC Compiler的關(guān)聯(lián)，將緊密關(guān)聯(lián)度拉至5%。在綜合過程中應(yīng)用了額外的物理層優(yōu)化技術(shù)，并且創(chuàng)建了物理層指引并將其傳遞到IC Compiler，從而簡化了流程，并將IC Compiler的布局速度提升了1.5倍。Design Compiler 2010也為RTL設(shè)計師們提供了在綜合環(huán)境內(nèi)部進入到IC Compiler進行布局規(guī)劃的功能。按下按鈕后，設(shè)計師們就能夠進行布局的調(diào)整，確保他們盡早識別和修復(fù)布局問題和獲得更快速的設(shè)計收斂。
???? “在過去的幾年里，我們使用Design Compiler的拓撲技術(shù)來發(fā)現(xiàn)和修復(fù)綜合過程中的設(shè)計問題，使我們可充分預(yù)見實施結(jié)果?！?瑞昱半導(dǎo)體（Realtek）公司研發(fā)中心的常務(wù)副總監(jiān)Shih-Arn Hwang說：“我們看到Design Compiler 2010的綜合結(jié)果與物理層結(jié)果實現(xiàn)了緊密相關(guān)，同時它將IC Compiler的布局速度提升了1.5倍。這種綜合和布局之間的緊密關(guān)聯(lián)以及更快的運行時間正是我們在65nm及更小工藝技術(shù)中，減少重復(fù)工作和顯著縮短設(shè)計進程所需要的?！?br>??????? 采用一種全新可擴展架構(gòu)設(shè)計的Design Compiler 2010在多核計算服務(wù)器上可將運行速度顯著提高。它采用一種優(yōu)化的分布式原理和多線程并行技術(shù)方案，運行在四核計算服務(wù)器時可達到平均2倍速的更快運行時間，同時實現(xiàn)綜合結(jié)果的零誤差。
????? “我們一直致力于提升Design Compiler，以幫助設(shè)計師們縮短設(shè)計周期和提高生產(chǎn)效率?！盨ynopsys設(shè)計實現(xiàn)產(chǎn)品集團高級副總裁兼總經(jīng)理Antun Domic說：“自從拓撲技術(shù)推出以來，邏輯綜合對于包含物理層實現(xiàn)在內(nèi)的設(shè)計收斂加快的影響顯著增長。Design Compiler 2010繼續(xù)延續(xù)著這種趨勢，將重復(fù)工作明顯減少并降低了物理層實現(xiàn)的運行時間。我們已經(jīng)實現(xiàn)了這個目標，并大大更新了我們的軟件架構(gòu)以充分利用最新的處理器架構(gòu)?！?br>關(guān)于Synopsys
??????? Synopsys有限公司（納斯達克股票代碼：SNPS）是全球電子設(shè)計自動化（EDA）行業(yè)的領(lǐng)導(dǎo)者，為全球電子市場提供用于半導(dǎo)體設(shè)計和制造的軟件、知識產(chǎn)權(quán)（IP）和服務(wù)。Synopsys的全面解決方案將其在實施、驗證、IP、制造和現(xiàn)場可編程門陣列（FPGA）等方面的產(chǎn)品組合集于一體，幫助設(shè)計師和制造商解決了當前面對的各種關(guān)鍵挑戰(zhàn)，如功率消耗、良率管理、軟件到芯片（software-to-silicon）驗證以及實現(xiàn)時間。這些技術(shù)領(lǐng)先的解決方案幫助Synopsys的客戶建立了一個競爭優(yōu)勢，既可以將最好的產(chǎn)品快速地帶入市場，同時降低成本和進度風險。Synopsys的總部位于加利福尼亞州的Mountain View，并且在北美、歐洲、日本、亞洲和印度擁有60多家辦事處。