亞洲目前正處在一個(gè)朝向繁榮發(fā)展的十字路口。今天的亞洲在工業(yè)、科學(xué)和醫(yī)療領(lǐng)域成長(zhǎng)也相當(dāng)快速。因應(yīng)設(shè)備可攜化趨勢(shì)，未來(lái)這些市場(chǎng)將需要擁有 強(qiáng)大處理能力，并將多功能整合在單一芯片中的組件，如基于ARM處理器的Zynq組件。另外，我們也認(rèn)為亞洲在高解析智能監(jiān)控制統(tǒng)方面擁有龐大發(fā)展?jié)摿Γ?因此，這些市場(chǎng)對(duì)高性能視訊分析方案也將展現(xiàn)龐大需求。

　　據(jù)世界銀行（World Bank）預(yù)估，到2030年，中國(guó)和印度的中產(chǎn)階級(jí)預(yù)計(jì)將可超過(guò)12億人，此一趨勢(shì)將加快亞洲的城市化腳步，提升本地教育程度，并意味著亞洲采用連網(wǎng)產(chǎn)品的人口數(shù)將持續(xù)增長(zhǎng)。

　　幾個(gè)大趨勢(shì)將加快亞洲轉(zhuǎn)型的腳步，包括：不斷擴(kuò)大的頻寬需求；無(wú)所不在的連網(wǎng)運(yùn)算；新一代行動(dòng)裝置為了降低NRE成本和研發(fā)風(fēng)險(xiǎn)而衍生出的對(duì)可編程組件的需求。

　　然而，這幾項(xiàng)長(zhǎng)期趨勢(shì)目前都面臨著嚴(yán)峻的工程挑戰(zhàn)。你要如何在不增加功率和產(chǎn)品尺寸條件下，以現(xiàn)有系統(tǒng)來(lái)增加一倍的頻寬，而且還要與競(jìng)爭(zhēng)對(duì)手的產(chǎn)品有著差異化的設(shè)計(jì)？我想，答案便在于"結(jié)合芯片級(jí)的整合與可編程性"，我們將之稱(chēng)為可編程系統(tǒng)的整合。

　　2011年對(duì)賽靈思而言代表著一個(gè)重大里程碑。新的28nm平臺(tái)大幅提升了系統(tǒng)整合水準(zhǔn)。而透過(guò)新興的3D封裝優(yōu)勢(shì)，能夠建構(gòu)出嶄新的高整合度組件，提供比以往半導(dǎo)體產(chǎn)品更多的整合功能。

　　湯立人， 賽靈思公司資深副總裁

　　透過(guò)將數(shù)百萬(wàn)個(gè)邏輯單元、處理器、DSP 以及混合訊號(hào)功能整合在一個(gè)單一裝置中，今天采用這類(lèi)可編程組件的設(shè)計(jì)師們可以免除板級(jí)互連延遲，從而提高性能、減少占用電路板空間、降低功耗和BOM成 本。此外，可編程平臺(tái)固有的靈活性，使設(shè)計(jì)者能夠輕松更改或升級(jí)產(chǎn)品的功能，以滿足新的市場(chǎng)需求，適應(yīng)不斷變化的業(yè)界標(biāo)準(zhǔn)并實(shí)現(xiàn)產(chǎn)品區(qū)隔化。

　　為 了打造更智能、更靈活的下一代電子產(chǎn)品，我們認(rèn)為目前有幾項(xiàng)設(shè)計(jì)趨勢(shì)正在發(fā)生，而且將是未來(lái)主流。首先是進(jìn)展到28nm制程。透過(guò)與供應(yīng)鏈伙伴緊密合作， 我們運(yùn)用最新的制程，在更小的幾何尺寸提高組件容量、降低功耗和成本。我們已經(jīng)與臺(tái)積電合作建構(gòu)出了低功耗（HPL）制程，進(jìn)一步針對(duì)芯片設(shè)計(jì)進(jìn)行最佳 化。這也讓我們得以推出功耗較上一代組件降低50%的7系列FPGA。

　　其 次是3D堆棧硅芯片互連（SSI）技術(shù)。我們首個(gè)采 用3D架構(gòu)的FPGA組件將性能幾乎提升了一倍。SSI技術(shù)是透過(guò)被動(dòng)的硅內(nèi)插器來(lái)連接多個(gè)晶粒片（slice），以打造數(shù)千個(gè)高頻寬、低延遲的互連，它 能真的運(yùn)用現(xiàn)有技術(shù)發(fā)出下一代高密度組件。SSI的技術(shù)所提供的優(yōu)勢(shì)不僅在于提高容量，它還可用于可編程邏輯和其它功能的混合和匹配，以創(chuàng)造出全新的裝 置。舉例來(lái)說(shuō)，新推出的Virtex-7 HT系列便整合多個(gè)FPGA芯片切片，并包含28Gbps的串行收發(fā)器，總串行頻寬達(dá) 2.78Tbps，且噪聲和抖動(dòng)非常低。

　　第三是可擴(kuò)展式處理平臺(tái)（EPP）。以賽靈思的Zynq-7000 EPP為例，這是一種結(jié)合了嵌入式處理器的軟件可編程能力，以及FPGA的硬件靈活性的新型組件。它內(nèi)含完整的雙核心ARM處理系統(tǒng)，與賽靈思的28nm 可編程邏輯組件緊密整合。對(duì)一些應(yīng)用來(lái)說(shuō)，單一的Zynq組件便可取代一個(gè)處理器、DSP和FPGA，讓BOM成本降低40%，總功耗更可減少50%。

　　最 后是模擬混合訊號(hào)（AMS）整合趨勢(shì)。結(jié)合了可編程模擬到數(shù)字轉(zhuǎn)換器和其它模擬功能，將可大幅拓展模擬混合訊號(hào)功能特性，從最基本的感測(cè)監(jiān)控應(yīng)用，到先進(jìn) 的數(shù)據(jù)采集系統(tǒng)，都是這類(lèi)新組件的目標(biāo)應(yīng)用。這意味著未來(lái)在許多設(shè)計(jì)中將不再需要一些分離式模擬組件，同時(shí)，過(guò)去由傳統(tǒng)固定型模擬組件執(zhí)行的功能也能在 FPGA中的DSP上執(zhí)行，在一些量產(chǎn)型應(yīng)用中，甚至可將BOM成本再降低50%。

　　這些新穎的技術(shù)組件，將協(xié)助電子工程師用更快的速度、更低的成本打造出更高效的設(shè)備。以亞洲市場(chǎng)為例，在中國(guó)和印度這兩個(gè)3G網(wǎng)絡(luò)關(guān)鍵市場(chǎng)中，借由將CPRI連接和無(wú)線電訊號(hào)處理能力整合在單一 裝置上，我們的7系列組件正在協(xié)助設(shè)計(jì)師打造下一代無(wú)線塔。這將能讓遠(yuǎn)程無(wú)線電頭端的部署在功耗和成本上都較采用現(xiàn)有FPGA的設(shè)計(jì)減少50%。