xilinx verilog語法技巧 一 硬件描述語言（HDL）編碼技術(shù)讓您： ?描述數(shù)字邏輯電路中最常見的功能。 ?充分利用Xilinx?器件的架構(gòu)特性。 1 Flip-Flops
2020-12-13 10:29:00
4344 ，下面就針對(duì)10Mbps到100Gbps的不同接口進(jìn)行介紹，最后介紹一下PHY芯片的控制接口MDIO BUS。 1、MII接口 100Mbps速率下，時(shí)鐘頻率為25MHz，10M
2020-10-08 00:09:0013467 
請(qǐng)幫忙確認(rèn)74ALVC164245是否能支持速率為100Mbps的信號(hào)轉(zhuǎn)換呢，Datasheet上并沒有找到明確的描述，謝謝！
2024-12-11 06:51:38
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL 基本語法
2017-12-08 14:39:50
本帖最后由 IC那些事兒 于 2020-11-30 19:05 編輯
Verilog HDL是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對(duì)象
2020-11-30 19:03:38
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL硬件描述語言
2013-01-13 14:40:20
Verilog HDL硬件描述語言（非常經(jīng)典的教材）FPGA軟件無線電開發(fā)（全階視頻教程+開發(fā)板+實(shí)例）詳情鏈接：http://url.elecfans.com/u/5e4a12f2ba
2013-07-22 14:50:03
本合集資料包括：1.Verilog HDL程序設(shè)計(jì)實(shí)例詳解2.Verilog HDL經(jīng)典教程3.Verilog HDL實(shí)驗(yàn)練習(xí)與語法手冊(cè)4.Verilog HDL硬件描述語言
2020-08-21 10:06:20
Verilog HDL語言100例詳解希望對(duì)大家有所幫助
2016-09-01 15:58:09
Verilog_HDL硬件描述語言 FPGA的資料
2013-02-26 14:03:42
verilog+hdl硬件描述語言 初學(xué)者的福音 幫助廣大初學(xué)者步入此行
2013-08-12 23:47:12
使用FPGA+PHY，實(shí)現(xiàn)了類似AX88796B的功能，100Mbps有需要的查看，有問題提出寶貴意見
2016-01-22 10:14:05
嗨，我正在嘗試在ML605上測(cè)試以太網(wǎng)RGMII MAC核，我嘗試使用MAC核和我的示例設(shè)計(jì)在1Gbps鏈路上測(cè)試正常，但是當(dāng)我將鏈路速度更改為100Mbps或10 Mbps測(cè)試失敗時(shí)（DUP和100Mbps或10Mbps LED亮起，RX LED亮起但TX LED始終關(guān)閉）。什么可能是我的錯(cuò)誤..
2019-09-17 09:36:28
工作在100Mbps的條件下，TX_CLK,RX_CLK引腳均為25Mhz。速率自協(xié)商，程序返回速率標(biāo)志只有10M,請(qǐng)幫忙分析一下可能的原因？謝謝
2024-04-17 06:39:21
TXB0108在Vcca=2.5V，Vccb=3.3V的情況下允許的最大數(shù)據(jù)數(shù)率為100Mbps，如果是100Mbps時(shí)每個(gè)bit理論的最大pulse duration才10ns，但是datasheet要求是最小為10ns，這個(gè)如何達(dá)到？或者輸入數(shù)據(jù)為100Mbps時(shí)會(huì)存在問題？謝謝！
2025-02-11 07:57:43
。以太網(wǎng)接口eqos(eth1)在100/1000M自動(dòng)協(xié)商模式和force模式下也能正常工作，但在10M時(shí)無論是auto-negotiate模式還是force模式都無法ping通，在10M時(shí)鏈路可以正常
2023-03-22 06:06:59
引腳：41 28 27 26
邏輯：0 1 0 1
從板載 PHY（此處）第 10 頁，這是否意味著板：
是否已永久配置為僅使用 100Mbps（全雙工）的 FIBER MODE？
是支持10Mbps自協(xié)商還是只支持100Mbps？
為了分析，我附上了個(gè)性板原理圖。
2023-05-25 07:56:36
用了原子的例程N(yùn)ETCONN的TCP服務(wù)器端，100M沒問題但如果客戶端降到10M就不行了，這個(gè)程序里除了沒用DHCP別的沒改。這個(gè)10M和100M自適應(yīng)的功能是程序的功能還是硬件實(shí)現(xiàn)？還有就是斷網(wǎng)時(shí)間長(zhǎng)了，需要重新上電才好用。
2019-08-27 21:15:39
。Verilog HDL 之所以成為和 VHDL 并駕齊驅(qū)的硬件描述語言，是因?yàn)樗哂腥缦绿攸c(diǎn)：? 基本邏輯門和開關(guān)級(jí)基本結(jié)構(gòu)模型都內(nèi)置在語言中；? 可采用多種方式對(duì)設(shè)計(jì)建模，這些方式包括行為描述方式
2018-09-18 09:33:31
大家好，我想在帶有 IMXRT1170 的定制板上使用 2 位精簡(jiǎn) MII (RMII)100/100Mbps 以太網(wǎng)。以下是我的查詢1> 我找不到 10/100Mbps 以太網(wǎng)的示例代碼
2023-03-22 06:09:13
Verilog模型有哪幾種？Verilog HDL模型是由哪些模塊構(gòu)成的？如何用Verilog HDL語言描述D型主從觸發(fā)器模塊？
2021-10-19 08:36:32
本設(shè)計(jì)采用Atan公司的交換芯片AT89818作為核心芯片，用AT89C52作為系統(tǒng)設(shè)置和配置的芯片設(shè)計(jì)10M/100M以太網(wǎng)交換機(jī)。
2021-05-28 07:13:09
樓主是學(xué)生，現(xiàn)在有一個(gè)項(xiàng)目需要基于FPGA用網(wǎng)線進(jìn)行100Mbps速度的數(shù)據(jù)傳輸，協(xié)議是自定義的?，F(xiàn)在剛開始實(shí)驗(yàn)，我想直接試一下FPGA最小系統(tǒng)，網(wǎng)絡(luò)變壓器，RJ45，然后通過網(wǎng)線通到另一塊相同的板
2018-04-18 16:06:01
DM9101是Davicom公司開發(fā)研制的基于10/100Mbps以太網(wǎng)物理層的單片低功耗收發(fā)器,文中介紹了DM9101的特點(diǎn)、引腳功能和工作原理,并給出了一種典型的應(yīng)用設(shè)計(jì)電路.
2009-04-24 17:29:38
72 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)本書從實(shí)用的角度介紹了硬件描述語言Verilog-HDL。通過動(dòng)手實(shí)踐,體驗(yàn)Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡(jiǎn)單的實(shí)例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40147 Verilog HDL 華為入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能
2010-02-11 08:35:38141 Verilog HDL入門教程(華為絕密資料)
本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的
2010-04-02 11:52:210 介紹了一種10M/ 100M 以太網(wǎng)控制器的實(shí)現(xiàn)方法,該控制器以FIFO 作為幀緩存,通過程序設(shè)計(jì)實(shí)現(xiàn)10M/ 100M 自適應(yīng),設(shè)計(jì)中采用WS 接口,提高了設(shè)計(jì)的靈活行,可以實(shí)現(xiàn)與其他SOC 的互連[1 ] ,該
2010-09-22 10:24:2187 LPC213X的10M以太網(wǎng)開發(fā)板原理圖
開發(fā)板電路圖
2010-10-19 16:52:17225 Verilog HDL練習(xí)題
2010-11-03 16:47:13194 什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:264541 
10W 10M的線性放大器
這種線性
2009-10-06 15:16:481633 
Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的
2010-02-08 11:43:302566 Verilog HDL語言簡(jiǎn)介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
2010-02-09 08:59:334137 VHDL和Verilog HDL語言對(duì)比
Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言，并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)，Verilog HDL
2010-02-09 09:01:1710865 《Verilog HDL 程序設(shè)計(jì)教程》對(duì)Verilog HDL程序設(shè)計(jì)作了系統(tǒng)全面的介紹，以可綜合的設(shè)計(jì)為重點(diǎn)，同時(shí)對(duì)仿真和模擬也作了深入的闡述?！?b class="flag-6" style="color: red">Verilog HDL 程序設(shè)計(jì)教程》以Verilog-1995標(biāo)準(zhǔn)為基礎(chǔ)
2011-09-22 15:53:360 Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
2012-10-08 14:48:310 Verilog HDL程序設(shè)計(jì)與實(shí)踐著重介紹了Verilog HDL語言
2015-10-29 14:45:4721 Verilog HDL硬件描述語言
有需要的下來看看
2015-12-29 15:31:270 本章講述Verilog HDL中的結(jié)構(gòu)建模方式。結(jié)構(gòu)建模方式用以下三種實(shí)例語句描述，verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 14:58:2014 本章講述Verilog HDL為門級(jí)電路建模的能力，包括可以使用的內(nèi)置基本門和如何使用它們來進(jìn)行硬件描述。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 16:09:3218 本章介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3214 本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類型。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 16:09:3217 本章描述Verilog HDL中的第三種建模方式，即行為建模方式。為充分使用Verilog HDL，一個(gè)模型可以包含所有上述三種建模方式。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3214 本章給出了一些用Verilog HDL編寫的硬件建模實(shí)例。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3225 本章介紹了如何編寫測(cè)試驗(yàn)證程序(test bench)。測(cè)試驗(yàn)證程序用于測(cè)試和驗(yàn)證設(shè)計(jì)的正確性。Verilog HDL提供強(qiáng)有力的結(jié)構(gòu)來說明測(cè)試驗(yàn)證程序。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3217 Verilog HDL程序設(shè)計(jì)教程-人郵
2016-05-11 11:30:1937 Verilog_HDL教程,又需要的朋友下來看看
2016-05-11 17:30:150 Verilog_HDL語言的學(xué)習(xí)，為FPGA編程打下堅(jiān)實(shí)的基礎(chǔ)
2016-05-19 16:40:5214 Verilog HDL 華為入門教程
2016-06-03 16:57:5346 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
2016-07-15 15:27:000 ；第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路；第7章和第8章重點(diǎn)介紹了如何編寫測(cè)試激勵(lì)以及Verilog的仿真原理；第9章展望HDL語言的發(fā)展趨勢(shì)。
2016-10-10 17:04:40613 Verilog HDL硬件描述語言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），Verilog HDL語言是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
2017-02-11 14:00:2036720 
100Mbps。作為該技術(shù)熱潮的一部分，美國(guó)國(guó)家半導(dǎo)體公司（National Semiconductor）創(chuàng)建了業(yè)界首個(gè)10/100Mbps以太網(wǎng)PHY，即便在今天，10/100Mbps仍是現(xiàn)代市場(chǎng)上
2018-06-08 03:29:004967 本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程。
2018-09-20 15:51:2686 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
2019-02-11 08:00:00102 Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。
2019-03-08 14:29:1213726 本文檔的主要內(nèi)容詳細(xì)介紹的是USB的10M和100M網(wǎng)卡驅(qū)動(dòng)應(yīng)用程序免費(fèi)下載。
2019-04-15 08:00:000 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。
2019-11-13 07:03:003873 硬件描述語言基本語法和實(shí)踐
（1）VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍
（2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
（3） Verilog HDL組合邏輯語句結(jié)構(gòu)
2019-07-03 17:36:0054 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2020-06-17 16:13:1114671 Verilog HDL是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對(duì)象的復(fù)雜性可以介于簡(jiǎn)單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述
2020-07-24 17:55:0430 的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標(biāo)準(zhǔn)。Verilog HDL具有C語言基礎(chǔ)就很容易上手，而VHDL語言則需要Ada編程基礎(chǔ)。另外Verilog
2020-09-01 11:47:095064 
學(xué)習(xí)內(nèi)容：使用HDL設(shè)計(jì)的先進(jìn)性，Verilog的主要用途，Ⅴerilog的歷史如何從抽象級(jí)（ levels of abstraction）理解，電路設(shè)計(jì)，Ⅴerilog描述
2020-10-29 17:30:3729 12月2日消息，西班牙政府宣布了將寬帶速度提高到100Mbps以上計(jì)劃的更多細(xì)節(jié)。
2020-12-04 09:21:412105 本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog教程之Verilog HDL程序設(shè)計(jì)語句和描述方式。
2020-12-09 11:24:2353 一個(gè)工作頻率100M的截止頻率10M的FIR濾波器。
2021-03-16 11:39:5322 1、如何使用Verilog HDL描述可綜合電路 Verilog 有什么奇技淫巧？我想最重要的是理解其硬件特性。Verilog HDL語言僅是對(duì)已知硬件電路的文本描述。所以編寫前： 對(duì)所需實(shí)現(xiàn)的硬件
2021-04-04 11:19:004856 
ADIN1200：堅(jiān)固、工業(yè)、低功耗、10 Mbps和100 Mbps以太網(wǎng)PHY數(shù)據(jù)表
2021-04-17 19:36:046 ADIN1300：穩(wěn)健、工業(yè)、低延遲和低功耗10 Mbps、100 Mbps和1 Gbps以太網(wǎng)PHY產(chǎn)品手冊(cè)
2021-04-18 08:25:492 UG-1635：評(píng)估ADIN1300堅(jiān)固、工業(yè)、低延遲和低功耗10 Mbps、100 Mbps和1 Gbps以太網(wǎng)PHY
2021-04-18 09:48:1713 簡(jiǎn)單介紹Verilog HDL語言和仿真工具。
2021-05-06 16:17:10619 我們?cè)谫?gòu)買服務(wù)器的時(shí)候，我們認(rèn)為如果購(gòu)買10m帶寬的服務(wù)器，下載速率一定是10m。但是使用10m帶寬后，我們發(fā)現(xiàn)下載速度遠(yuǎn)沒有10m/s。其實(shí)你的認(rèn)知沒有錯(cuò)，帶寬供應(yīng)商的數(shù)據(jù)也沒有錯(cuò)。其實(shí)毛病在于
2021-07-07 17:24:013765 集成10/100/1000Mbps以太網(wǎng)收發(fā)器AR8031
2021-07-14 09:17:3116 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達(dá)式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:5511932 Verilog HDL入門教程-Verilog HDL的基本語法
2022-01-07 09:23:42189 電子發(fā)燒友網(wǎng)站提供《符合EN55011、工業(yè)級(jí)溫度、10/100Mbps以太網(wǎng)PHY磚型參考設(shè)計(jì).zip》資料免費(fèi)下載
2022-09-05 15:25:090 以太網(wǎng)作為當(dāng)前最普遍的一種計(jì)算機(jī)網(wǎng)絡(luò)，經(jīng)過多年發(fā)展，從最初的10M速率發(fā)展至100Mbps、1000Mbps乃至10Gbps。當(dāng)中千兆以太網(wǎng)以傳輸速率高、高性能等特點(diǎn)，已經(jīng)廣泛應(yīng)用在電子、物聯(lián)網(wǎng)
2023-02-24 18:05:064455 我們生活在一個(gè)互聯(lián)的世界中，當(dāng)今全球有超過十億臺(tái)以太網(wǎng)設(shè)備。非常有趣的是，以太網(wǎng)如何從支持 10 Mbps 的簡(jiǎn)單標(biāo)準(zhǔn)發(fā)展到多種速度模式和無處不在的應(yīng)用。從傳統(tǒng)上以 10 倍速度跳躍（10M
2023-05-26 16:32:522706 
剛接觸數(shù)字集成電路設(shè)計(jì)，特別是Verilog HDL語言的同學(xué)，往往不理解什么時(shí)候變量需要設(shè)置為wire型，什么時(shí)候需要設(shè)置成reg型。
2023-07-13 15:53:261963 
節(jié)通過硬件描述語言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)。
2023-08-28 09:54:345323 
電子發(fā)燒友網(wǎng)站提供《DP83822低功耗耐用型10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-06-19 09:50:210 電子發(fā)燒友網(wǎng)站提供《DP83620工業(yè)溫度單端口10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-06-29 10:57:170 電子發(fā)燒友網(wǎng)站提供《DP83825I低功耗10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-01 12:31:200 電子發(fā)燒友網(wǎng)站提供《DP83826確定性、低延遲、低功耗、10/100Mbps工業(yè)以太網(wǎng)PHY數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-01 15:05:391 電子發(fā)燒友網(wǎng)站提供《DP83848Q-Q1 PHYTER?擴(kuò)展溫度、單端口10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-05 09:25:401 電子發(fā)燒友網(wǎng)站提供《DP83848-EP PHYTER軍用級(jí)溫度單端口10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-05 09:23:470 電子發(fā)燒友網(wǎng)站提供《DP83848-HT PHYTER?軍用級(jí)溫度單端口10/100Mbps以太網(wǎng)物理層收發(fā)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-11 09:16:522 DP83825I低功耗10/100Mbps以太網(wǎng)物理層收發(fā)器詳解 在當(dāng)今的電子設(shè)備中，以太網(wǎng)通信扮演著至關(guān)重要的角色。對(duì)于工程師來說，選擇一款合適的以太網(wǎng)物理層收發(fā)器是設(shè)計(jì)成功的關(guān)鍵。今天，我們就來
2025-12-17 17:45:03497 IEEE 802.3u標(biāo)準(zhǔn)的單端口10/100 Mbps以太網(wǎng)物理層收發(fā)器，采用了低功耗的3.3-V、0.18-μm CMOS技術(shù)，典型功耗低于
2025-12-23 14:35:06192
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論