AI語(yǔ)音助手和AI圖像優(yōu)化是離我們最近的AI應(yīng)用，然而這只是AI能力比較初級(jí)的體現(xiàn)，未來(lái)，AI將會(huì)以目前難以想象的方式改變我們的生活。作為AI的重要推動(dòng)力之一，不同類別的AI處理器正努力滿足AI的需求，但依舊不能滿足AI不斷迭代的算法的需求。圍繞AI芯片的創(chuàng)新因此也成為了熱點(diǎn)。

AI發(fā)展的三大要素是算力、算法和數(shù)據(jù)，而這一輪AI熱潮的興起一個(gè)關(guān)鍵的原因就是深度神經(jīng)網(wǎng)絡(luò)算法的流行。不過(guò)，由于AI還處于初級(jí)階段，深度學(xué)習(xí)算法不僅種類多樣，并且在不斷迭代。另外，數(shù)據(jù)的類型也十分多樣，包含了整型和浮點(diǎn)型，以及每種數(shù)據(jù)類型的不同精度，這對(duì)芯片的通用性提出了要求。

但是，芯片的通用也就意味著算力難以做到極致，并且，不同的數(shù)據(jù)類型和精度對(duì)處理器的性能的要求又不相同，想要同時(shí)滿足算力和通用性的要求，半導(dǎo)體制程的提升是最為直接的方法。過(guò)去30年，摩爾定律帶來(lái)了顯著的計(jì)算能力的提升，半導(dǎo)體制程從微米跨越到了納米級(jí)，如今的計(jì)算機(jī)處理速度也可以達(dá)到每秒千萬(wàn)億次(1015 FLOPS) 。

目前，CPU、GPU、FPGA、ASIC都被認(rèn)為是廣義上的AI芯片，從CPU到ASIC，芯片的通用性降低，但性能依次增強(qiáng)，其中，GPU憑借并行計(jì)算的優(yōu)勢(shì)成為了目前最成功的AI芯片。FPGA作為不少AI芯片公司ASIC芯片驗(yàn)證的首選，也在AI芯片市場(chǎng)占據(jù)一定的地位，但成本是其在大規(guī)模應(yīng)用中面臨的挑戰(zhàn)。

此時(shí)，如果有兼具ASIC的性能和FPGA靈活性的AI處理器，應(yīng)該是一個(gè)非常有競(jìng)爭(zhēng)力的產(chǎn)品，但需要解決多個(gè)挑戰(zhàn)。Achronix Semiconductor總裁兼首席執(zhí)行官Robert Blake接受雷鋒網(wǎng)在內(nèi)的媒體采訪時(shí)表示：“最新發(fā)布的Achronix Speedster7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，提供了一個(gè)全新的‘FPGA+’芯片品類，這代表了我們建立在四個(gè)架構(gòu)代系的硬件和軟件開(kāi)發(fā)基礎(chǔ)上的創(chuàng)新和積淀，以及與客戶之間的密切合作?！?/p>

要讓FPGA具備ASIC級(jí)別的性能，首先需要提升算力。正如前面所說(shuō)，先進(jìn)半導(dǎo)體工藝對(duì)處理器性能的提升非常關(guān)鍵，因此Speedster7t采用的是臺(tái)積電7nm FinFET工藝。我們知道7nm工藝的流片成本非常高昂，著是否意味著這款7nm的FPGA+只面向云端市場(chǎng)？在高端應(yīng)用市場(chǎng)，無(wú)論是AI的訓(xùn)練還是推理，對(duì)性能和延遲要求都很高，需要7nm工藝。當(dāng)然，除了云端，針對(duì)邊緣市場(chǎng)我們會(huì)有更小且成本更低的產(chǎn)品，滿足不用應(yīng)用和不同市場(chǎng)的續(xù)期。

半導(dǎo)體工藝明確后，想讓FPGA適合深度學(xué)習(xí)的算法，還需要架構(gòu)的改進(jìn)。Robert表示，傳統(tǒng)的基于DSP的FPGA計(jì)算單元的設(shè)計(jì)DSP、LUTs、存儲(chǔ)單元是分立的，布線也限制了其性能，不僅不能高效地支持AI模型的不同數(shù)值精度，還要消耗額外邏輯的存儲(chǔ)資源。

計(jì)算能力的提高可以通過(guò)增加MAC，但算力提升之后，能否解決數(shù)據(jù)傳輸?shù)奶魬?zhàn)決定著AI處理器最終的性能。據(jù)介紹，Speedster7t器件是唯一支持GDDR6存儲(chǔ)器的FPGA，并且最多可以支持8個(gè)GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，能夠以HBM一半的成本提供與HBM等效的存儲(chǔ)帶寬。

另外，Speedster7t還有72個(gè)高性能的SerDes，可以達(dá)到1到112 Gbps的速度，Robert強(qiáng)調(diào)已經(jīng)經(jīng)過(guò)硅片驗(yàn)證過(guò)。還帶有前向糾錯(cuò)（FEC）的硬件400G以太網(wǎng)MAC，支持4x 100G和8x 50G的配置，每個(gè)控制器有8個(gè)或16個(gè)通道的硬件PCI Express Gen5控制器。為了應(yīng)對(duì)400G以太網(wǎng)數(shù)據(jù)的處理需求，Achronix采用的是將數(shù)據(jù)進(jìn)行分割并行處理的方法。

但這些最先進(jìn)和更大的帶寬只能解決芯片與外部數(shù)據(jù)的交換，芯片內(nèi)部數(shù)據(jù)效率的提升才是關(guān)鍵。這就是Achronix這款新產(chǎn)品架構(gòu)的另一大關(guān)鍵創(chuàng)新，高帶寬二維片上網(wǎng)絡(luò)（NOC）。Robert將架構(gòu)中可橫跨和垂直跨越FPGA邏輯陣列的NOC比喻為城市街道系統(tǒng)上的高速公路網(wǎng)絡(luò)。NOC中的每一行或每一列都可作為兩個(gè)256位實(shí)現(xiàn)，單向的、行業(yè)標(biāo)準(zhǔn)的AXI通道，工作頻率為2Ghz，同時(shí)可為每個(gè)方向提供512 Gbps的數(shù)據(jù)流量。

既然功耗和成本都能夠顯著降低，那是否意味著Achronix新推出的FPGA+將成為AI芯片的主流？Robert表示，CPU、GPU、FPGA、ASIC每一類芯片都有其技術(shù)長(zhǎng)處，并且AI芯片的市場(chǎng)在增長(zhǎng)，所有的芯片類型都會(huì)從中受益。僅看FPGA，根據(jù)市場(chǎng)調(diào)研公司Semico Research的預(yù)測(cè)，人工智能應(yīng)用中FPGA的市場(chǎng)規(guī)模將在未來(lái)4年內(nèi)增長(zhǎng)3倍，達(dá)到52億美元。

但有觀點(diǎn)認(rèn)為，隨著AI算法的成熟，未來(lái)市場(chǎng)需要的是最通用和最專用的AI處理器，F(xiàn)PGA將失去優(yōu)勢(shì)。對(duì)此，Robert表示，隨著AI的發(fā)展，芯片發(fā)生了一些變化，ASIC也需要一些可編程的能力，而我們現(xiàn)在也在FPGA當(dāng)中增加了ASIC的屬性，因此未來(lái)FPGA和ASIC都可能不再是傳統(tǒng)定義。

更進(jìn)一步，F(xiàn)PGA會(huì)在哪個(gè)市場(chǎng)體現(xiàn)出優(yōu)勢(shì)？Robert從他們產(chǎn)品的產(chǎn)品出發(fā)指出，F(xiàn)PGA器件方面主要是云、網(wǎng)絡(luò)加速以及機(jī)器學(xué)習(xí)，IP主要還是5G、汽車以及存儲(chǔ)。當(dāng)然，還需要根據(jù)客戶的反饋和需求，推出性能和架構(gòu)都最適合客戶的FPGA產(chǎn)品。