1、 引言

近幾年，超寬帶（UWB）無(wú)線通信系統(tǒng)在短距通信領(lǐng)域中越來(lái)越受到人們的重視。它具有許多獨(dú)特的優(yōu)點(diǎn)，如通信容量大、低截獲/檢測(cè)概率、頻帶寬、強(qiáng)抗多徑干擾能力和高分辨率、低設(shè)備成本等特點(diǎn)。這些優(yōu)勢(shì)使UWB通信成為了當(dāng)今學(xué)術(shù)界和商業(yè)領(lǐng)域研究熱點(diǎn)之一。MBOK相對(duì)于傳統(tǒng)的DSSS擴(kuò)頻調(diào)制方式，改逐比特?cái)U(kuò)頻為逐碼元擴(kuò)頻，通過(guò)對(duì)信息數(shù)據(jù)的合理編碼既提高了碼速又節(jié)省了頻帶，因此得到了廣泛研究和應(yīng)用，使其成為室內(nèi)無(wú)線擴(kuò)頻通信的主要研究熱點(diǎn)。

本文介紹了基于MBOK-TH-UWB通信系統(tǒng)信號(hào)產(chǎn)生的建模與設(shè)計(jì)以及信號(hào)的接收處理與設(shè)計(jì)，利用目前FPGA設(shè)計(jì)靈活，集成度高，處理速度快，并能充分滿足高速數(shù)字電路和數(shù)字信號(hào)處理等時(shí)鐘管理信號(hào)完整性，高速帶寬接口標(biāo)準(zhǔn)等要求的一系列優(yōu)點(diǎn)，通過(guò)VHDL建模與設(shè)計(jì)，給出了一個(gè)基于Altera公司的FPGA的超寬帶系統(tǒng)的解決方案。

2 、基于MBOK-TH-UWB實(shí)驗(yàn)系統(tǒng)

基于MBOK-TH-UWB的實(shí)驗(yàn)通信系統(tǒng)由UWB發(fā)射機(jī)（圖1）UWB接收機(jī)（圖3）組成

2.1系統(tǒng)發(fā)射部分

系統(tǒng)的發(fā)射部分主要包括了MBOK調(diào)制和TH-UWB脈沖信號(hào)的產(chǎn)生，如圖1所示：廣義信源輸出連續(xù)的串行0、1 碼經(jīng)1：8復(fù)用器串并轉(zhuǎn)換后d0-d2，d4-d6分別映射8個(gè)正交修正walsh碼（表一所示） d3，d7 分別與8個(gè)正交修正walsh碼異或后輸出I、Q兩路信號(hào)，經(jīng)過(guò)從四個(gè)時(shí)隙中取一模塊產(chǎn)生寬度為4ns的低電平，作為UWB信號(hào)發(fā)生器的觸發(fā)控制脈沖信號(hào)，整個(gè)編碼模塊采用Altera公司StratixⅡ系列EP2S15F484C3來(lái)實(shí)現(xiàn)，在QUARTUS II系統(tǒng)開發(fā)平臺(tái)下，對(duì)經(jīng)過(guò)MBOK-TH編碼電路數(shù)字基帶部分進(jìn)行了模塊化設(shè)計(jì)，并進(jìn)行軟件仿真，仿真結(jié)果如圖2所示?

圖1 系統(tǒng)發(fā)射部分框圖

圖2 MBOK-TH編碼的仿真圖形

圖2 中datain 代表框圖1中 Rb數(shù)據(jù)輸入，IIN和QIN對(duì)應(yīng)框圖1中Iout和Qout的輸出，最后dataout輸出用來(lái)驅(qū)動(dòng)UWB脈沖信號(hào)的產(chǎn)生。

2.2系統(tǒng)接收部分

接收部分主要包括了積分檢測(cè)和同步捕獲模塊和MBOK-TH解擴(kuò)和碼元恢復(fù)部分，其中同步捕獲是整個(gè)系統(tǒng)實(shí)現(xiàn)的關(guān)鍵，傳統(tǒng)的方法是通過(guò)檢測(cè)接收信號(hào)與本地模板信號(hào)的相關(guān)峰值來(lái)捕獲同步［4］，但在高速、密集多徑的室內(nèi)通信環(huán)境中，這種捕獲方法并不是最優(yōu)的，它將導(dǎo)致較長(zhǎng)的捕獲時(shí)間，并且實(shí)現(xiàn)起來(lái)也較難。

具體原理框圖如圖3前半部分所示，天線接收到的微弱信號(hào)經(jīng)過(guò)LNA放大后饋入四路工作于不同時(shí)隙的可控積分器，積分結(jié)果通過(guò)高速電平比較器送入高速FPGA 進(jìn)行基帶信號(hào)處理，DS1020模塊是由Dallas公司的延遲器件為核心的獨(dú)立于FPGA的外圍電路，每一延遲步進(jìn)按照型號(hào)分為15、25、50、100、200ps，各型號(hào)固定延遲都為10ns，剛好是一個(gè)碼元周期，并由FPGA通過(guò)對(duì)其寫入的控制字來(lái)調(diào)整門控信號(hào)和1G時(shí)鐘的延遲時(shí)間。

圖3 系統(tǒng)接收部分

UWB接收機(jī)通過(guò)射頻積分檢測(cè)電路實(shí)現(xiàn)對(duì)接收信號(hào)及其多徑分量的捕獲，這里利用電容的充放電特性實(shí)現(xiàn)線性積分，設(shè)計(jì)了如圖4所示：門控積分比較電路分為三個(gè)主要部分，以Q1為主要部件的門控積分導(dǎo)通，以Q2為核心的積分器和主要由LT1720構(gòu)成的單電平比較電路，當(dāng)門控信號(hào)輸入為高電平（LVTTL電平）時(shí)，Q1導(dǎo)通UWB微弱信號(hào)經(jīng)LNA放大后與Q2的基級(jí)偏壓疊加饋入Q2，Q2對(duì)輸入信號(hào)的正半周進(jìn)行線性放大，并由接在Q2射級(jí)端的R3，C3組成的RC積分器取出輸入信號(hào)的包絡(luò)，并送入以LT1720位核心的單電平比較器進(jìn)行判決輸出；反之，Q2截至，集電極電流為零，電容C3通過(guò)R3放電清零，比較器輸出為低。

圖4 門控積分比較電路 表一 修正walsh碼表

如圖4所示：門控信號(hào)控制積分器使其工作時(shí)間為4ns，清零時(shí)間為6ns，每路錯(cuò)開2ns，這樣4路積分器剛好涵蓋整個(gè)重復(fù)周期，任意時(shí)刻總有對(duì)應(yīng)的積分器處于工作。系統(tǒng)同步捕獲采用導(dǎo)頻碼的方法，在發(fā)送數(shù)據(jù)信息之前，插入的導(dǎo)頻碼發(fā)送連1的觸發(fā)信號(hào)，每一重復(fù)的時(shí)鐘周期的前6ns為高電平，后4ns為低電平，捕獲期間：門控脈沖產(chǎn)生模塊在邏輯控制單元的驅(qū)動(dòng)下輸出如圖8所示的門控信號(hào)，判決模塊把積分器的輸出值與判決比較器的參考電平值進(jìn)行實(shí)時(shí)比較輸出。同時(shí)，邏輯控制單元在單位時(shí)間內(nèi)對(duì)4路積分判決器的輸出的脈沖個(gè)數(shù)進(jìn)行統(tǒng)計(jì)計(jì)數(shù)，計(jì)數(shù)結(jié)束后判決最后一路捕獲的脈沖個(gè)數(shù)是否達(dá)到單位時(shí)間內(nèi)應(yīng)捕獲的脈沖個(gè)數(shù)，如果計(jì)數(shù)不足就調(diào)整 DS1020模塊延遲門控信號(hào)的時(shí)間，直至積分D輸出的脈沖個(gè)數(shù)達(dá)到單位時(shí)間應(yīng)捕獲的，同步后把1G時(shí)鐘經(jīng)DS1020模塊再作占空比為50%的10分頻輸出作為位同步時(shí)鐘，如果適當(dāng)?shù)剡x擇比較器的參考值，那么在任何一個(gè)碼元寬度（10ns）內(nèi)，僅有一個(gè)支路輸出窄脈沖。這樣就可以正確解調(diào)出接收到的碼元數(shù)據(jù)。

對(duì)基帶處理電路同步控制進(jìn)行仿真，得到的仿真結(jié)果如圖5所示。

圖5：收端基帶部分同步控制仿真波形

經(jīng)過(guò)解幀和時(shí)鐘提取模塊后，數(shù)據(jù)就進(jìn)入解擴(kuò)和碼元恢復(fù)模塊，解擴(kuò)過(guò)程則是以同樣的修正的walsh碼集作相關(guān)運(yùn)算，對(duì)相關(guān)值進(jìn)行判決，恢復(fù)出原始信息，MBOK-TH解擴(kuò)框圖如圖3所示，I路從相關(guān)值中提取出符號(hào)信息sgn（Qi） 和絕對(duì)值信Qi的絕對(duì)值，對(duì)Qi的絕對(duì)值 進(jìn)行擇大判決，通過(guò)查表獲得與此Walsh碼相對(duì)應(yīng)的原始信息（3bit信息），最后與代數(shù)符號(hào)成為4比特?cái)?shù)據(jù)，從而完成一條支路的信息的擴(kuò)頻，對(duì)于Q支路采取同樣的操作。

在QUARTUS II對(duì)這一部分進(jìn)行設(shè)計(jì)仿真，仿真波形如下圖所示

圖6 MBOK解擴(kuò)部分的仿真圖

仿真管腳說(shuō)明：DATAIN_I，DATAIN_Q分別代表I、Q兩路信號(hào)的輸入， CMD_I，CMD_Q兩個(gè)中間變量代表兩路檢測(cè)出來(lái)的數(shù)據(jù)是否跟與修正的walsh碼集相對(duì)應(yīng)，為下一步數(shù)據(jù)處理作準(zhǔn)備，dataout是解調(diào)出來(lái)的數(shù)據(jù)，dataout_test是為了便于檢察兩路解調(diào)出來(lái)的數(shù)據(jù)是不是滿足要求，仿真結(jié)果表明是正確的。

3、分析總結(jié)

本文介紹了基于MBOK-TH-UWB通信系統(tǒng)信號(hào)產(chǎn)生的建模與設(shè)計(jì)以及信號(hào)的接收處理與設(shè)計(jì)，利用FPGA在高速數(shù)據(jù)通信系統(tǒng)中所具有的一系列優(yōu)點(diǎn)，通過(guò)以QUARTUS II開發(fā)系統(tǒng)為平臺(tái)，對(duì)系統(tǒng)的各個(gè)部分進(jìn)行了模塊化設(shè)計(jì)，并進(jìn)行了軟件仿真，給出了一個(gè)基于Altera公司高速高性能的FPGA的超寬帶系統(tǒng)的解決方案，這種方法把同步捕獲放在主要數(shù)字基帶處理部分，與傳統(tǒng)同步捕獲的方法相比較它降低前端接收電路的設(shè)計(jì)的復(fù)雜度和調(diào)試的難度。分析結(jié)果這種方法適用于在室內(nèi)無(wú)線短距離UWB通信系統(tǒng)中的同步捕獲。

本文作者創(chuàng)新點(diǎn)： 利用文中UWB信號(hào)接收機(jī)的檢測(cè)信號(hào)的方式，在硬件上把高速FPGA和延遲器件DS1020相結(jié)合，設(shè)計(jì)了適合UWB通信系統(tǒng)同步捕獲的方案。

責(zé)任編輯：gt