那么我們?cè)O(shè)計(jì)完一款芯片的Verilog，按傳統(tǒng)方法，首先經(jīng)過軟件最基本的邏輯測(cè)試?？纯碫erilog的基本語法有沒有錯(cuò)誤，硬件需要的功能在邏輯上能不能滿足。

左側(cè)提示：編譯錯(cuò)誤

假設(shè)編譯通過了，接著再用綜合軟件生成最底層的硬件邏輯電路網(wǎng)圖。比如隨便舉一個(gè)例子，在一張100*100的平面坐標(biāo)系，（1，1）上放著非門，（2，1）上放著或門，他們之間有一根（1--2，1）的導(dǎo)線連接，像這樣各種這樣的坐標(biāo)組合形成了芯片的網(wǎng)圖。

再用時(shí)序測(cè)試軟件，模擬在真實(shí)世界的物理規(guī)律下，這個(gè)邏輯電路能不能正常運(yùn)行（一般是沒啥問題，軟件都給你算好了，只是在電路面積和運(yùn)行速度上會(huì)存在差距）。

如果都能正常運(yùn)行，那么最后就把芯片設(shè)計(jì)出來的最底層的硬件邏輯電路網(wǎng)圖發(fā)給制造芯片的廠商，比如臺(tái)積電、中芯國(guó)際這樣的公司進(jìn)行流片。如果實(shí)際測(cè)試成功，那么就能大批量生產(chǎn)，投入市場(chǎng)。這樣生產(chǎn)出來的芯片我們稱之為ASIC。

但是發(fā)現(xiàn)問題沒有？ASIC成本似乎很高，前期光是一堆復(fù)雜的測(cè)試就要花費(fèi)大量的人力物力，最后流片還得找芯片生產(chǎn)廠商。先不說我們這種“個(gè)體戶”能不能聯(lián)系上這樣的芯片生產(chǎn)廠商，就算聯(lián)系上了，幾十萬乃至上億的流片費(fèi)用（流片需要生產(chǎn)針對(duì)該芯片的配套設(shè)備，所以造成價(jià)格高昂，但后續(xù)大量生產(chǎn)就不再需要投入這一成本了）也不是誰都能承擔(dān)起的。

就沒有適合普通玩家的游戲攻略？

FPGA把普通玩家的愿望帶進(jìn)了現(xiàn)實(shí)。FPGA全稱Field Program mable Gate Array，中文名為現(xiàn)場(chǎng)可編程門陣列，顧名思義，在現(xiàn)場(chǎng)就能完成邏輯門陣列的編程。我再結(jié)合前文概括翻譯一下，那就是現(xiàn)場(chǎng)就能完成流片?。?！

Ohhhhh(是不是有奇怪的視頻片段亂入)

FPGA其實(shí)質(zhì)是一種類型的芯片，簡(jiǎn)稱為FPGA芯片。對(duì)應(yīng)的開發(fā)板（集成了FPGA芯片和一系列周邊配套硬件電路）簡(jiǎn)稱為FPGA開發(fā)板。這類開發(fā)板市場(chǎng)價(jià)格根據(jù)性能不同在幾百到幾萬不等。那么為什么它能把上述動(dòng)輒幾十萬的流片成本壓縮到幾百元？這就要談到FPGA芯片的原理了。

芯片從設(shè)計(jì)到生產(chǎn)的過程，其實(shí)就是確定各種邏輯門在一張平面圖上的排布和連線的過程。那有沒有這樣一種可能？在這張平面圖上擺滿了各種邏輯門，然后把所有邏輯門按一定的拓?fù)浣Y(jié)構(gòu)連起來，然后按照我的意愿控制通斷？

這個(gè)思路是沒問題的，但還能更進(jìn)一步。我們沒必要擺滿各種邏輯門，前面說過每一種組合邏輯都可以用三級(jí)與或非門形成一個(gè)乘積項(xiàng)，因此我們只需要級(jí)聯(lián)這三級(jí)與或非門即可形成一個(gè)小的組合邏輯電路，再經(jīng)過crossbar十字交叉電路將這些小的組合邏輯連接形成大的我們想要的組合邏輯電路。思路差不多是這樣，但是它的名字叫作CPLD，雖然和FPGA一樣是一種可編程邏輯器件，但不是今天的主角。

FPGA其實(shí)不同于CPLD，它并不是擺滿了上面說的那三級(jí)邏輯門，取而代之的是“百變邏輯門”，這“百變邏輯門”的真實(shí)名稱叫作查找表。想一想，是不是這么回事，每個(gè)邏輯門按其輸入和輸出都可以寫成一張真值表，多個(gè)邏輯門組合形成的組合邏輯電路的輸入輸出就可以寫成一張更大的真值表。那么我舍棄其內(nèi)在結(jié)構(gòu)，直接記著這個(gè)表不就完事了？

想法挺好，但是這樣是不是更費(fèi)事？本來直接用邏輯門可以直接生成出來的真值表，現(xiàn)在得用另外一個(gè)電路結(jié)構(gòu)來記錄真值表。然而在芯片里面，我們一般采用寄存器來記錄數(shù)值，但是大約8個(gè)邏輯門才能記住一個(gè)bit的數(shù)據(jù)，這查找表效率也太低了吧？但是誰說只能用寄存器來記錄數(shù)值的？別忘了，我們還有DRAM和SDRAM，這倆類存儲(chǔ)介質(zhì)拋棄了邏輯門結(jié)構(gòu)，能極大增加內(nèi)部邏輯密度。（就是速度可能慢了點(diǎn)）那么我們?nèi)绾维F(xiàn)場(chǎng)對(duì)硬件進(jìn)行編程呢？答案就是更改查找表的數(shù)據(jù)。

那和ASIC（即前文中提到的傳統(tǒng)方式生產(chǎn)的芯片）相比，F(xiàn)PGA的優(yōu)缺點(diǎn)有哪些呢？

首先是性能問題，相同邏輯結(jié)構(gòu)的FPGA因?yàn)槠潇`活性肯定要比ASIC性能要差挺多。注意，這邊用詞是相同邏輯結(jié)構(gòu)，聽說過FPGA加速電路嗎？這玩意就是用FPGA靈活可變的特點(diǎn)，設(shè)計(jì)出大量的并行運(yùn)算結(jié)構(gòu)，從而實(shí)現(xiàn)比ASIC生產(chǎn)出來的CPU具有更快的運(yùn)算速度。成本問題，上文提到過了，此處不再贅述。再就是安全問題，部分小型企業(yè)因?yàn)槌杀締栴}使用FPGA芯片用于他們的產(chǎn)品中，但是FPGA由于其查找表數(shù)據(jù)都存在一塊存儲(chǔ)芯片上，芯片設(shè)計(jì)很容易被剽竊。還有就是穩(wěn)定性問題。由于采用的是DRAM和SDRAM，相比寄存器這類邏輯門結(jié)構(gòu)更具有可靠性，不易受外界電磁干擾，因此廣泛用于航空航天等事業(yè)。


審核編輯：劉清

?