隨著超大規(guī)模集成電路（VLSI）和現(xiàn)場(chǎng)可編程門陣列（FPGA）技術(shù)的發(fā)展，GPS接收機(jī)也正朝著小型化、高度集成化的方向發(fā)展。應(yīng)用FPGA進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，不但能減小系統(tǒng)的體積，而且還能提高系統(tǒng)運(yùn)行的可靠性。FPGA可使數(shù)字系統(tǒng)在線重新配置，設(shè)計(jì)更加靈活，且易于更改和升級(jí)［1-3］。更為重要的是，目前，Spartan3E系列現(xiàn)場(chǎng)可編程陣列中可以嵌入32位MicroBlaze軟核處理器。因此，利用FPGA完成GPS接收機(jī)中對(duì)實(shí)時(shí)性要求比較高的處理，由MicroBlaze完成GPS接收機(jī)中相應(yīng)的控制以及運(yùn)算工作，使得整個(gè)GPS接收機(jī)的功能實(shí)現(xiàn)在一個(gè)FPGA芯片內(nèi)完成，這不僅提高了系統(tǒng)的抗干擾性能，而且為系統(tǒng)將來(lái)進(jìn)行ASIC設(shè)計(jì)提供基礎(chǔ)。

現(xiàn)針對(duì)Xilinx MicroBlaze 軟核處理器的GPS 接收機(jī)系統(tǒng)的設(shè)計(jì)進(jìn)行了深入的研究，給出了軟硬件的設(shè)計(jì)、存儲(chǔ)器空間的詳細(xì)設(shè)置方法。

1 嵌入式GPS 接收機(jī)系統(tǒng)的總體設(shè)計(jì)

嵌入式GPS接收機(jī)系統(tǒng)是基于Xilinx公司的Spartan?-3E Starter進(jìn)行開(kāi)發(fā)的。在嵌入式GPS接收機(jī)設(shè)計(jì)中，采用NJ1006A作為射頻前端；利用FPGA的邏輯單元執(zhí)行相關(guān)處理；利用FPGA中的軟核處理器MicroBlaze執(zhí)行基帶信號(hào)處理、位同步、幀同步以及導(dǎo)航解算功能；FPGA的邏輯部分和嵌入式軟核處理器之間通過(guò)處理器內(nèi)部的片上外設(shè)總線（OPB）進(jìn)行通信；從而，使得整個(gè)GPS接收機(jī)的中頻信號(hào)處理可以在一個(gè)FPGA芯片內(nèi)完成。系統(tǒng)設(shè)計(jì)的總體框圖如圖1所示。

2 基于MicroBlaze的嵌入式GPS接收機(jī)設(shè)計(jì)

利用MicroBlaze 嵌入式處理器進(jìn)行GPS 接收機(jī)系統(tǒng)設(shè)計(jì)主要包括兩大部分：系統(tǒng)硬件的構(gòu)建和系統(tǒng)軟件的開(kāi)發(fā)。

2.1 系統(tǒng)硬件框架的建立

在用Xilinx公司的FPGA進(jìn)行嵌入式設(shè)計(jì)時(shí)，Xilinx公司提供嵌入式開(kāi)發(fā)工具EDK。EDK提供了本地存儲(chǔ)器總線（LMB）、OPB總線接口，外部存儲(chǔ)器接口，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM）控制器，閃速存儲(chǔ)器（Flash）控制器，串口中斷控制器，定時(shí)器以及其他一些外圍設(shè)備接口資源。這些接口都是以IP core的形式進(jìn)行應(yīng)用。用戶可以根據(jù)自己的實(shí)際需求通過(guò)IP core來(lái)建立一個(gè)完善的嵌入式處理器系統(tǒng)［4］，GPS接收機(jī)系統(tǒng)完整的硬件框架［5］如圖2所示。

2.2 系統(tǒng)軟件的開(kāi)發(fā)

在嵌入式工具套件（XPS）中，嵌入式處理器硬件系統(tǒng)的構(gòu)建由微處理器硬件規(guī)范（MHS）文件和微處理器外圍設(shè)備描述（MPD）文件定義；軟件系統(tǒng)結(jié)構(gòu)由微處理器軟件規(guī)范（MSS）文件定義，其中，MHS 文件用于描述嵌入式處理器平臺(tái)FPGA 的硬件系統(tǒng)結(jié)構(gòu)，主要定義當(dāng)前平臺(tái)FPGA 設(shè)計(jì)的處理器類型、總線結(jié)構(gòu)、外設(shè)接口、中斷處理和地址空間。MSS 文件用于完整描述嵌入式處理器平臺(tái)的FPGA 的軟件系統(tǒng)結(jié)構(gòu)，主要定義當(dāng)前平臺(tái)FPGA 設(shè)計(jì)的軟件庫(kù)、驅(qū)動(dòng)程序和文件系統(tǒng)。其開(kāi)發(fā)流程如圖3 所示。

3 嵌入式GPS接收機(jī)GPIO外設(shè)的程序設(shè)計(jì)

為了方便說(shuō)明，下面以GPS 接收機(jī)中對(duì)外的用戶輸入/輸出（I/O）接口為例說(shuō)明嵌入式開(kāi)發(fā)的具體方法。在進(jìn)行Microblaze 開(kāi)發(fā)時(shí)可以把Microblaze 作為Top Module，那么在開(kāi)發(fā)過(guò)程中，不需要使用ISE，只用嵌入式開(kāi)發(fā)套件（EDK）。另外，也可以把Microblaze 作為Sub Module，這時(shí)，在ISE 工程中可以像調(diào)用諸如時(shí)鐘管理模塊（DCM）的IP Core一樣，調(diào)用Microblaze 軟核處理器。在本程序設(shè)計(jì)中利用XMD 調(diào)試時(shí)將Microblaze 作為Top Module 來(lái)設(shè)計(jì)，利用ISE和modelsim 進(jìn)行仿真時(shí)Microblaze 作為Sub Module 來(lái)處理。本程序是在Xilinx 公司Spartan-3E STARTER KIT 開(kāi)發(fā)板上進(jìn)行設(shè)計(jì)和實(shí)現(xiàn)的。在進(jìn)行本系統(tǒng)設(shè)計(jì)時(shí)，需要在MicroBlaze的OPB 總線上添加MDM（硬件調(diào)試模塊）和通用輸入/輸出驅(qū)動(dòng)（General Purpose IO）。

在建立好硬件系統(tǒng)之后，對(duì)system.ucf文件進(jìn)行引腳約束。在系統(tǒng)硬件建立完成后，MicroBlze產(chǎn)生的庫(kù)文件和頭文件，用戶可以直接進(jìn)行調(diào)用，這些應(yīng)用程序接口（API）函數(shù)都提供了調(diào)用接口，用戶只需給函數(shù)傳遞相應(yīng)的實(shí)參即可對(duì)掛在總線上的設(shè)備進(jìn)行操作。

為了驗(yàn)證上面設(shè)計(jì)的程序正確與否，可以利用ISE 調(diào)用Modelsim 對(duì)其進(jìn)行仿真。正如上面所述，此時(shí)需要將MicroBlaze 處理器當(dāng)作一個(gè)IP core 添加到ISE 工程中，并在ISE 的頂層文件中編寫(xiě)測(cè)試文件，為處理器的輸入信號(hào)提供激勵(lì)，輸出信號(hào)提供端口。測(cè)試文件編寫(xiě)完成后，直接可以點(diǎn)擊ISE 中的Update Bitstream with Processor Data，隨后可以進(jìn)行Modelsim 仿真。仿真中用到系統(tǒng)復(fù)位信號(hào)，時(shí)鐘信號(hào)sys_clk_pin 和fpga_0_LEDs_8Bit_GPIO_d_out_pin控制信號(hào)。時(shí)鐘周期與系統(tǒng)的主時(shí)鐘50 MHz是同步的，系統(tǒng)的復(fù)位電平為高電平復(fù)位。所以，在系統(tǒng)復(fù)位后，復(fù)位引腳保持低電平狀態(tài)。

4 軟件程序中各段空間配置的設(shè)計(jì)

在應(yīng)用程序中良好正確的鏈接腳本文件是保證代碼高效執(zhí)行的重要環(huán)節(jié)。為了滿足GPS接收機(jī)對(duì)實(shí)時(shí)性的要求，在設(shè)計(jì)中充分考慮各種存儲(chǔ)器自身的優(yōu)勢(shì)，通過(guò)合理地設(shè)置鏈接腳本文件等措施來(lái)提高關(guān)鍵應(yīng)用程序的執(zhí)行效率。本系統(tǒng)鏈接文件各個(gè)段配置如表1表述，實(shí)驗(yàn)表明，該配置可以較好地滿足系統(tǒng)實(shí)際運(yùn)行要求。

5 程序設(shè)計(jì)和調(diào)試時(shí)注意的問(wèn)題

在ISE 下，調(diào)用modelsim 進(jìn)行仿真之前需要對(duì)ISE 庫(kù)進(jìn)行編譯。

在ISE 下，把MicroBlaze 作為子模塊來(lái)調(diào)用進(jìn)行仿真時(shí)，需要對(duì)EDK 庫(kù)進(jìn)行編譯。

在ISE 下使用modelsim 進(jìn)行仿真microblaze 軟核程序時(shí)，需要編寫(xiě)測(cè)試文件。調(diào)試時(shí)，可以利用系統(tǒng)外掛的串口設(shè)備進(jìn)行串口打印輸出，方便用戶對(duì)程序的調(diào)試和運(yùn)行中間結(jié)果的觀察。

6 結(jié)語(yǔ)

研究了嵌入式GPS接收機(jī)的整體設(shè)計(jì)。給出了基于軟核處理器MicroBlaze的嵌入式開(kāi)發(fā)過(guò)程，利用ISE和Modelsim對(duì)掛

在MicroBlaze處理器上的GPS接收機(jī)的GPIO接口進(jìn)行仿真。將Xilinx 公司提供的IP core 和用戶定制的IP core 掛到

MicroBlze軟核上構(gòu)建嵌入式GPS接收機(jī)系統(tǒng)，提高了系統(tǒng)的集成度，改善了系統(tǒng)的電磁兼容（EMC）性能，滿足了嵌入式GPS接收機(jī)系統(tǒng)的開(kāi)發(fā)。