1、MAC控制器、網(wǎng)卡、PHY、MDIO、mii、gmii、rgmii概念掃盲

網(wǎng)卡在功能上包含OSI模型的兩個(gè)層，數(shù)據(jù)鏈路層和物理層。物理層定義了數(shù)據(jù)傳送與接收所需要的電與光信號(hào)、線路狀態(tài)、時(shí)鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)接口。數(shù)據(jù)鏈路層則提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯(cuò)檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。網(wǎng)卡中負(fù)責(zé)數(shù)據(jù)鏈路的芯片叫做MAC控制器，負(fù)責(zé)物理層的芯片叫做PHY。所以，一個(gè)網(wǎng)卡由MAC控制器和PHY組成。

MAC控制器與PHY連接使用MII（Medium independent interface）媒體獨(dú)立接口，這個(gè)接口是IEEE-802.3定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)定義的接口，包括一個(gè)數(shù)據(jù)接口和一個(gè)MAC和PHY之間的管理接口即MDIO。MII標(biāo)準(zhǔn)接口用于連接MAC和PHY，媒體獨(dú)立表示不對(duì)MAC硬件重新設(shè)計(jì)或替換的情況下，任何類型的PHY設(shè)備接到當(dāng)前MAC控制器上都可以正常工作。

MII支持10M和100M的網(wǎng)絡(luò)速率，由于網(wǎng)卡的速率不同，所以在其他速率下工作的與MII等效的接口有：AUI（10M　以太網(wǎng)）、GMII（Gigabit　以太網(wǎng)）和XAUI（10-Gigabit　以太網(wǎng)）。此外還有RMII、RGMII、SMII、SGMII等。所有這些接口都是由MII而來(lái)。MII支持10兆和100兆的操作，一個(gè)接口由14根線組成。 RMII是簡(jiǎn)化的MII接口，在數(shù)據(jù)的收發(fā)上它比MII接口少了一倍的信號(hào)線。SMII是由思科提出的一種媒體接口，它有比RMII更少的信號(hào)線數(shù)目，S表示串行的意思。因?yàn)樗挥靡桓盘?hào)線傳送發(fā)送數(shù)據(jù)，一根信號(hào)線傳輸接受數(shù)據(jù)，所以在時(shí)鐘上為了滿足100的需求，它的時(shí)鐘頻率很高，達(dá)到了125兆，為什么用125兆，是因?yàn)閿?shù)據(jù)線里面會(huì)傳送一些控制信息。GMII采用8位接口數(shù)據(jù)，工作時(shí)鐘125MHz，因此傳輸速率可達(dá)1000Mbps。同時(shí)兼容MII所規(guī)定的10/100 Mbps工作方式。RGMII又是GMII接口的精簡(jiǎn)版。SGMII又是GMII的串行版。

MAC控制器和PHY除了數(shù)據(jù)傳輸?shù)慕涣魍?，MAC和PHY控制信息的交流通過(guò)MDIO（管理數(shù)據(jù)輸入輸出）接口來(lái)完成。具體MAC控制器進(jìn)行PHY檢測(cè)、MAC控制器回去PHY當(dāng)前狀態(tài)、MAC控制器控制PHY速率等操作就通過(guò)MDIO來(lái)完成。

2. xilinx uboot網(wǎng)卡驅(qū)動(dòng)分析

xilinx網(wǎng)卡模式比較靈活，可以外接PHY芯片也可以用FPGA做PHY芯片。

以zynqmp_zcu102為例，在其dts中定義的網(wǎng)卡設(shè)備樹(shù)為

&gem3 {

status = “okay”;

local-mac-address = ［00 0a 35 00 02 90］;

phy-handle = 《&phy0》;

phy-mode = “rgmii-id”;

phy0： phy@21 {

reg = 《21》;

ti，rx-internal-delay = 《0x8》;

ti，tx-internal-delay = 《0xa》;

ti，fifo-depth = 《0x1》;

};

};

uboot加載設(shè)備樹(shù)種的信息創(chuàng)建device后，與driver匹配后執(zhí)行zynq_gem_probe函數(shù)。

在uboot中管理整個(gè)網(wǎng)卡驅(qū)動(dòng)的結(jié)構(gòu)為

struct zynq_gem_priv {

struct emac_bd *tx_bd;

struct emac_bd *rx_bd;

char *rxbuffers;

u32 rxbd_current;

u32 rx_first_buf;

int phyaddr;

u32 emio;

int init;

struct zynq_gem_regs *iobase;

phy_interface_t interface;

struct phy_device *phydev;

int phy_of_handle;

struct mii_dev *bus;

};

由變量名可知，它包含了所有操作網(wǎng)卡需要的信息。

zynq_gem_probe（struct udevice *dev）函數(shù)中具體做的操作有：

priv-》rxbuffers = memalign（ARCH_DMA_MINALIGN， RX_BUF * PKTSIZE_ALIGN）; 為priv分配接收buffers

priv-》tx_bd = （struct emac_bd *）bd_space; //分配tx_bd的空間

priv-》rx_bd = （struct emac_bd *）（（ulong）bd_space + BD_SEPRN_SPACE）;//分配rx_bd的空間

priv-》bus = mdio_alloc（）;//分配mdio bus，主要是初始化了一個(gè)bus鏈表

priv-》bus-》read = zynq_gem_miiphy_read; //mdio總線讀函數(shù)，用于讀取phy信息

priv-》bus-》write = zynq_gem_miiphy_write;//mdio寫(xiě)總線函數(shù)

priv-》bus-》priv = priv;

strcpy（priv-》bus-》name， “gem”）;//總線名為gem

ret = mdio_register（priv-》bus）;//注冊(cè)mdio，主要進(jìn)行的操作是list_add_tail（&bus-》link， &mii_devs）;

return zynq_phy_init（dev）; //phy初始化

接下來(lái)看下 zynq_phy_init函數(shù)里干了啥。

zynq_phy_init（struct udevice *dev）

writel（ZYNQ_GEM_NWCTRL_MDEN_MASK， ?s-》nwctrl）;寫(xiě)MAC控制器寄存器，Enable MDIO bus

ret = phy_detection（dev）;//通過(guò)MDIO來(lái)檢測(cè)phy，通過(guò)phyread函數(shù)檢測(cè)正確的phy地址，如果沒(méi)有檢測(cè)到，zynq_phy_init將會(huì)退出，后面的初始化就不會(huì)有，網(wǎng)卡就不能使用，在調(diào)試的時(shí)候可以注意下這個(gè)過(guò)程。

priv-》phydev = phy_connect（priv-》bus， priv-》phyaddr， dev，priv-》interface）;