利用FPGA可重復(fù)編程的特性，通過脫機(jī)配置，建立BIST邏輯，即使由于線路被操作系統(tǒng)的重新配置而令BIST結(jié)構(gòu)消失，可測(cè)性也可實(shí)現(xiàn)。本文給出一種基于BIST利用ORCA（Optimized
2018-11-28 09:02:00
5013 
通用陣列邏輯（GAL）是一種可編程邏輯器件，由Lattice公司在PAL（可編程陣列邏輯）的基礎(chǔ)上設(shè)計(jì)出來。GAL采用可編程的輸出邏輯宏單元OLMC（Output Logic Macro Cell）結(jié)構(gòu)，使得電路的邏輯設(shè)計(jì)更加靈活。
2024-02-02 12:21:124094 
FPGA（Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）是一種特殊的集成電路，其內(nèi)部結(jié)構(gòu)由大量的可配置邏輯塊和互連線組成。FPGA可以通過編程來實(shí)現(xiàn)各種數(shù)字系統(tǒng)功能
2024-01-26 10:03:55
基本單元的數(shù)目就可以得到FPGA門數(shù)估計(jì)值；二是分別用FPGA和標(biāo)準(zhǔn)門陣列實(shí)現(xiàn)相同的功能，從中統(tǒng)計(jì)出FPGA的等效門數(shù)，這種方法比較多的依賴于經(jīng)驗(yàn)數(shù)據(jù)。對(duì)于第一種方法，FPGA包括LUT/FF/RAM等
2012-08-10 14:05:35
?！ ?b class="flag-6" style="color: red">FPGA器件的結(jié)構(gòu)主要有兩種：一是基于反熔絲技術(shù)，二是基于SRAM或FLASH編程。用反熔絲開關(guān)作基本元件，具有非易失性，編程完成后，FPGA的配置數(shù)據(jù)不再變化，無法重構(gòu)。而基于SRAM或
2011-05-27 10:22:36
FPGA器件售價(jià)不到10美元(在與門陣列產(chǎn)品相當(dāng)?shù)呐繒r(shí))。 性能和功耗 與傳統(tǒng)數(shù)據(jù)處理方法不同,DSP采用了高度流水線化的并行操作。而FPGA結(jié)構(gòu)則可以做得更好,達(dá)到更高的性能。FPGA具有
2011-02-17 11:21:37
（ApplicationSpecificIntegratedCircuit）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA能完成任何數(shù)字器件的功能，上至高性能CPU
2020-11-02 09:21:02
飛行器要求天線既不影響其空氣動(dòng)力性能，又不破壞其機(jī)械結(jié)構(gòu)和強(qiáng)度。所以，具有低剖面、易集成等突出性能優(yōu)點(diǎn)的共形天線陣在飛行器上得到廣泛應(yīng)用。目前，對(duì)于錐面共形天線陣的研究報(bào)道非常多。提出了一種錐面共形天線
2019-06-13 07:37:05
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡單，適合于用
2019-07-01 07:38:06
摘要：為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明
2019-06-28 08:27:33
摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA
2019-06-21 07:17:24
摘 要:提出了一種基于FPGA的任意鎖相倍頻算法。通過對(duì)倍頻系統(tǒng)總體結(jié)構(gòu)的分析,提出了實(shí)現(xiàn)該算法的原理及其具體的設(shè)計(jì)方法,同時(shí)提供了一個(gè)基于FPGA器件完成的設(shè)計(jì)實(shí)例。仿真和實(shí)測(cè)結(jié)果表明了該算法的正確性及可實(shí)現(xiàn)性,并在實(shí)際的項(xiàng)目中驗(yàn)證了該算法的良好性能。
2013-12-04 22:29:00
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
設(shè)計(jì)一種成本較低，能夠代替實(shí)際光伏電池陣列來進(jìn)行各種光伏實(shí)驗(yàn)的太陽能電池模擬器。本文所設(shè)計(jì)的太陽能電池模擬器以BUCK電路為基礎(chǔ)，采用ARM控制，并加入了電流PI控制方式來改善系統(tǒng)動(dòng)態(tài)性能和穩(wěn)態(tài)精度。此外，本文還采用四折線法來對(duì)光伏電池陣列的特性曲線進(jìn)行分段擬合，并進(jìn)行了仿真驗(yàn)證。
2019-07-16 07:17:49
基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置，大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序 執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場(chǎng)可編程
2019-06-21 06:25:23
計(jì)算中的瓶頸。此外當(dāng)PBG結(jié)構(gòu)為圓環(huán)形時(shí)，一般的階梯近似不足以滿足計(jì)算精度。針對(duì)以上兩個(gè)問題，本文采用本課題組帶有共形網(wǎng)格建模的MPI并行FDTD程序?qū)A環(huán)形PBG結(jié)構(gòu)進(jìn)行了分析。討論了單元數(shù)目，單元間距，圓孔內(nèi)徑和導(dǎo)帶寬度對(duì)S參數(shù)的影響，最后設(shè)計(jì)了一種寬禁帶圓環(huán)形PBG結(jié)構(gòu)。
2019-06-27 07:01:22
本文利用ANSYS HFSS設(shè)計(jì)了一種工作于毫米波段的介質(zhì)復(fù)合波導(dǎo)縫隙天線陣列，在介質(zhì)覆銅板加工出縫隙并與波導(dǎo)槽復(fù)合形成輻射結(jié)構(gòu)，利用HFSS 軟件仿真并分析縫隙導(dǎo)納，泰勒加權(quán)實(shí)現(xiàn)陣列綜合。設(shè)計(jì)平面
2019-06-28 06:24:54
【作者】：申睿;鄧運(yùn)松;向波;陳赟;曾曉洋;【來源】：《小型微型計(jì)算機(jī)系統(tǒng)》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構(gòu).該架構(gòu)采用一種特殊的綁定結(jié)構(gòu)和一個(gè)可配置的循環(huán)移位網(wǎng)
2010-04-24 09:26:56
PCI Express是一種高性能互連協(xié)議，被廣泛應(yīng)用于網(wǎng)絡(luò)適配、圖形加速器、網(wǎng)絡(luò)存儲(chǔ)、大數(shù)據(jù)傳輸以及嵌入式系統(tǒng)等領(lǐng)域。文中介紹了PCIe的體系結(jié)構(gòu)，以及利用Altera Cyclone IV GX
2019-05-21 09:12:26
如下優(yōu)越性：(1)高性能ACEX 1K器件采用查找表(LUT)和EAB(嵌入式陣列塊)相結(jié)合的結(jié)構(gòu)形式，可實(shí)現(xiàn)復(fù)雜邏輯功能和存儲(chǔ)器功能，如通信應(yīng)用中的DSP、多通道數(shù)據(jù)處理、數(shù)據(jù)傳遞和微控制等。(2
2019-06-18 06:05:34
FPGA實(shí)現(xiàn)的 FFT 處理器的硬件結(jié)構(gòu)。接收單元采用乒乓RAM 結(jié)構(gòu), 擴(kuò)大了數(shù)據(jù)吞吐量。中間數(shù)據(jù)緩存單元采用雙口RAM , 減少了訪問RAM 的時(shí)鐘消耗。計(jì)算單元采用基 2 算法, 流水線結(jié)構(gòu), 可在
2017-11-21 15:55:13
GridFTP協(xié)議功能及特點(diǎn)是什么？GridFTP有什么性能？如何去實(shí)現(xiàn)一種GridFTP協(xié)議？
2021-05-28 06:19:08
技術(shù)：微透鏡
連接建模技術(shù)：彩色濾光片
連接建模技術(shù)：可編程介質(zhì)
連接建模技術(shù)：自由空間傳播
連接建模技術(shù)：堆棧
在VirtualLab Fusion中，堆棧是配置具有小特征尺寸和距離結(jié)構(gòu)的一種
2025-04-07 08:56:38
的設(shè)計(jì)帶來了極大的靈活性，用戶可以利用FPGA(現(xiàn)場(chǎng)可編程門陣列)來開發(fā)出一個(gè)精簡指令的CPU，同時(shí)對(duì)微型計(jì)算機(jī)的原理及結(jié)構(gòu)進(jìn)行充分研究，便于將來進(jìn)行相關(guān)ASIC(專用集成電路)設(shè)計(jì)，也可用于計(jì)算機(jī)原理教學(xué)
2014-12-04 14:35:41
的設(shè)計(jì)帶來了極大的靈活性，用戶可以利用FPGA(現(xiàn)場(chǎng)可編程門陣列)來開發(fā)出一個(gè)精簡指令的CPU，同時(shí)對(duì)微型計(jì)算機(jī)的原理及結(jié)構(gòu)進(jìn)行充分研究，便于將來進(jìn)行相關(guān)ASIC(專用集成電路)設(shè)計(jì)，也可用于計(jì)算機(jī)原理教學(xué)
2014-12-04 14:36:22
器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物， 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 簡而言之， FPGA 就是一個(gè)可以
2022-01-25 06:45:52
分享一款不錯(cuò)的一種基于FPGA高性能H.264變換量化結(jié)構(gòu)設(shè)計(jì)
2021-05-08 07:56:42
求大佬介紹一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的同步方案?
2021-04-08 06:25:03
步的提升。運(yùn)算速度或者數(shù)據(jù)路徑寬度都可以進(jìn)一步提高，另外，時(shí)序操作可以在結(jié)構(gòu)上增加一些并行度。這些措施中，每一種都可以提高一定的性能。在利用了目標(biāo)FPGA器件靈活性的結(jié)構(gòu)中實(shí)現(xiàn)算法，會(huì)獲得比較大的好處
2021-12-15 06:30:00
由于可重構(gòu)系統(tǒng)的研究歷史很短，目前尚未形成標(biāo)準(zhǔn)的結(jié)構(gòu)形式，在此僅根據(jù)已有的應(yīng)用做初步分析?！ “粗貥?gòu)的粒度和方式，可重構(gòu)系統(tǒng)可以粗略地分為兩種。一種是粗粒度重構(gòu)單元的模塊級(jí)重構(gòu)，即重構(gòu)時(shí)改變
2011-05-27 10:24:20
本帖最后由 eehome 于 2013-1-5 09:55 編輯
摘要：基于數(shù)字信號(hào)處理器(DSP)與現(xiàn)場(chǎng)可編程門陣列(FPGA)，提出了一種適合光伏并網(wǎng)系統(tǒng)的新型控制方法，并設(shè)計(jì)了相應(yīng)
2012-12-17 10:44:10
如何采用現(xiàn)場(chǎng)可編輯門陣列FPGA來實(shí)現(xiàn)對(duì)直流電機(jī)的控制？
2021-10-19 09:08:30
本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)IIR數(shù)字濾波器的方法。
2021-04-15 06:16:32
本文介紹一種采用單片現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片實(shí)現(xiàn)SEC功能的方案。
2021-04-29 06:21:01
介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
基于麥克風(fēng)陣列的聲源定位裝置的組成及功能有哪些？如何去實(shí)現(xiàn)一種基于麥克風(fēng)陣列的聲源定位裝置系統(tǒng)設(shè)計(jì)？
2021-11-11 06:49:09
傳統(tǒng)網(wǎng)絡(luò)接口處理流程包括哪些步驟？如何去實(shí)現(xiàn)一種高性能網(wǎng)絡(luò)接口設(shè)計(jì)？
2021-05-20 06:41:48
、 IntelSpeedStep等新技術(shù)，以其高性能、低功耗、多功能等特點(diǎn)在信息家電、工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。在嵌入式控制中，“微處理器+FPGA”是一種常用的解決方案。FPGA（現(xiàn)場(chǎng)可編程門陣列）有編程方便、集成度高、速度快等特點(diǎn)，電子設(shè)計(jì)人員可以通過硬件編程的方法來實(shí)現(xiàn)FPGA芯片各種功能的開發(fā)。
2019-10-17 07:24:58
本文首先介紹了FIR濾波器和脈動(dòng)陣列的原理，然后設(shè)計(jì)了脈動(dòng)陣列結(jié)構(gòu)的FIR濾波器，畫出電路的結(jié)構(gòu)框圖，并進(jìn)行了時(shí)序分析，最后在FPGA上進(jìn)行驗(yàn)證。結(jié)果表明，脈動(dòng)陣列的模塊化和高度流水線的結(jié)構(gòu)使FIR
2021-04-20 07:23:59
有誰知道怎樣去實(shí)現(xiàn)一種音頻分析儀的設(shè)計(jì)嗎？
2021-06-07 07:08:14
本文基于現(xiàn)代測(cè)控系統(tǒng)的通用化結(jié)構(gòu)特征和可重構(gòu)的現(xiàn)場(chǎng)可編程門陣列FPGA技術(shù)的發(fā)展，提出一種可重構(gòu)測(cè)控系統(tǒng)（Reconfigurable Mo—nitoring System，RMS）的設(shè)計(jì)構(gòu)想，并給出其應(yīng)用實(shí)例。
2021-04-30 06:40:43
求大神分享一種基于FPGA的誤碼性能測(cè)試方案
2021-04-30 06:39:46
求大神分享一種基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)
2021-05-06 07:34:53
FPGA 的兩個(gè)最基本的部分是組合邏輯以及時(shí)序邏輯，分別實(shí)現(xiàn)這兩個(gè)基本部分的結(jié)構(gòu)就是 FPGA 的基本單元。組合邏輯部分一般采用查找表（Look-Up-Table，LUT）的形式，時(shí)序邏輯部分一般采用
2024-04-03 17:39:53
陣列中的這些塊稱為“邏輯單元”。這些邏輯單元通常由查找表 (LUT)（用于實(shí)現(xiàn)任意邏輯功能）以及一些輔助電路（例如多路復(fù)用器、加法器和觸發(fā)器）構(gòu)成。您會(huì)經(jīng)常聽到人們將這種邏輯單元陣列稱為“FPGA結(jié)構(gòu)
2019-08-08 09:13:00
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種可編程邏輯器件，由成千上萬個(gè)完全相同的可編程邏輯單元組成，周圍是輸入/輸出單元構(gòu)成的外設(shè)。制造完成后，FPGA可以在工作現(xiàn)場(chǎng)編程，以便實(shí)現(xiàn)特定的設(shè)計(jì)功能。典型設(shè)計(jì)工
2019-08-06 08:27:36
可編程的邏輯門結(jié)構(gòu)。這種解釋很接近，但又不太準(zhǔn)確，因?yàn)閮?nèi)部邏輯陣列實(shí)際并不是利用門來實(shí)現(xiàn)的。相反，我們將陣列中的這些塊稱為邏輯單元。這些邏輯單元通常由查找表 (LUT)（用于實(shí)現(xiàn)任意邏輯功能）以及一
2018-10-31 11:33:29
請(qǐng)問怎樣去實(shí)現(xiàn)一種基于FPGA的矩陣運(yùn)算？
2021-06-22 07:00:19
怎樣去設(shè)計(jì)一種微帶陣列天線？如何對(duì)微帶陣列天線進(jìn)行仿真測(cè)試？
2021-05-21 06:02:54
一種基于FPGA技術(shù)的虛擬邏輯分析儀的研究與實(shí)現(xiàn):邏輯分析儀的現(xiàn)狀" 發(fā)展趨勢(shì)及研制虛擬邏輯分析儀的必要性, 論述了基于FPGA技術(shù)的虛擬邏輯分析儀的設(shè)計(jì)方案及具體實(shí)現(xiàn)方法,介紹
2008-11-27 13:13:04
29 帶像素讀掩摸寄存器的像素處理單元的工作和結(jié)構(gòu):
2009-06-11 13:17:518 陣列感應(yīng)測(cè)井系統(tǒng)是一種新型感應(yīng)測(cè)井儀器，采用單處理器順序處理的系統(tǒng)結(jié)構(gòu)和前后編程的軟件設(shè)計(jì)思想已經(jīng)不能滿足其大容量數(shù)據(jù)交換和多任務(wù)調(diào)度的性能要求，尤其是實(shí)時(shí)性
2009-08-04 09:20:1014 本文討論了一種可在FPGA 上實(shí)現(xiàn)的FFT 結(jié)構(gòu)。該結(jié)構(gòu)采用基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用改進(jìn)的Booth 算法，簡化了部分積符號(hào)擴(kuò)展，使用Wallace 樹結(jié)構(gòu)和4-2
2009-09-11 15:46:4016 16單元矩形徑向線螺旋陣列天線的理論分析和數(shù)值模擬:提出了一種16單元矩形徑向線螺旋陣列天線。介紹了該矩形陣列天線的提出背景以及工作原理，分析了兩種電磁組
2009-10-26 21:47:3320 4單元矩形徑向線螺旋陣列天線的理論分析和數(shù)值模擬:提出了一種便于組合的矩形徑向線螺旋陣列天線。介紹了該矩形陣列天線的提出背景以及工作原理，分析了L型電磁
2009-10-27 10:26:2019 一種基于FPGA的圖像中值濾波器的硬件實(shí)現(xiàn):隨著超大規(guī)模集成電路(VLSI) 技術(shù)的不斷發(fā)展,圖像的并行處理技術(shù)也得到飛速發(fā)展。現(xiàn)場(chǎng)可編程門陣列(FPGA) 是在專用集成電路(ASIC) 的基礎(chǔ)
2009-11-01 15:18:4131 介紹一種全數(shù)字BPSK 解調(diào)器的設(shè)計(jì)及FPGA 實(shí)現(xiàn)。該解調(diào)器采用前向開環(huán)的結(jié)構(gòu)實(shí)現(xiàn)載波同步，與傳統(tǒng)的閉環(huán)反饋結(jié)構(gòu)相比，該解調(diào)器具有同步速度快，載波頻差估計(jì)范圍大等優(yōu)點(diǎn)，
2009-12-19 15:57:3652 本文介紹了一種基于FPGA/MCU結(jié)構(gòu)的線性調(diào)頻高度表,采用通用的數(shù)字化平臺(tái)和FPGA/單片機(jī)的結(jié)構(gòu),并用軟件算法實(shí)現(xiàn)了高度搜索、高度跟蹤、STC、AGC等功能,具有性能穩(wěn)定、擴(kuò)展性強(qiáng)、精
2010-02-24 14:43:1518 一種積分過程PID自整定方法:針對(duì)積分加滯后過程，提出了一種設(shè)定值加權(quán)的pid控制器參數(shù)自整定方法，并且針對(duì)該方法定義了一種魯棒性能指標(biāo)．首先引入一種內(nèi)部反饋結(jié)構(gòu)，利用
2010-03-18 15:58:0721 一種特殊陣列實(shí)現(xiàn)DOA估計(jì)的方法:提出了一種基于特殊陣列形式實(shí)現(xiàn)doa估計(jì)的方法，在均勻線性陣列（ＵｎｉｆｏｒｍＬｉｎｅａｒＡｒｒａｙ，ＵＬＡ）上增加一個(gè)陣元，將陣元
2010-03-18 16:18:5019 一種高性能QAM解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)
提出了一種適用于DVB-C標(biāo)準(zhǔn)的高性能QAM解調(diào)器。通過采用改進(jìn)的解調(diào)算法并優(yōu)化其VLSI實(shí)現(xiàn)結(jié)構(gòu)，該設(shè)計(jì)在現(xiàn)場(chǎng)測(cè)試中不僅取得
2010-05-28 14:20:0622 鎖相環(huán)被廣泛應(yīng)用于電力系統(tǒng)的測(cè)量和控制中。介紹了一種新型的基于比例積分控制邏輯的全數(shù)字鎖相環(huán)。通過對(duì)其數(shù)學(xué)模型的分析，闡述了該鎖相環(huán)的各項(xiàng)性能指標(biāo)與設(shè)計(jì)參數(shù)的
2010-07-02 16:54:1030 本文提出了一種數(shù)字延遲單元的設(shè)計(jì)方案,該方案能夠實(shí)現(xiàn)0.1ns的延遲度精度和10ms的動(dòng)態(tài)范圍,通過調(diào)節(jié)該方案的工作參數(shù)可以很方便的實(shí)現(xiàn)更大的動(dòng)態(tài)范圍。該電路在Virtex5系列的FPGA
2010-07-17 18:03:3120 介紹一種全數(shù)字BPSK解調(diào)器的設(shè)計(jì)及FPGA實(shí)現(xiàn)。該解調(diào)器采用前向開環(huán)的結(jié)構(gòu)實(shí)現(xiàn)載波同步,與傳統(tǒng)的閉環(huán)反饋結(jié)構(gòu)相比,該解調(diào)器具有同步速度快,載波頻差估計(jì)范圍大等優(yōu)點(diǎn),尤其適合
2010-07-21 17:34:1947 比較了多種DSP芯片的互連性能,給出了一種簡單高性能DSP網(wǎng)絡(luò)結(jié)構(gòu)。針對(duì)構(gòu)成DSP網(wǎng)絡(luò)通訊接口的鏈路口,分析其基本特點(diǎn),并且提出了在FPGA中實(shí)現(xiàn)的設(shè)計(jì)原理。最后給出了設(shè)計(jì)仿真圖和
2010-07-27 16:46:4624 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口,其使用簡單方便而且占用系統(tǒng)資源少,應(yīng)用相當(dāng)廣泛。本文將介紹一種新的通用的SPI 總線的FPGA 實(shí)現(xiàn)方法。
2011-09-09 11:58:2767 提出了一種新的二維DCT和IDCT的FPGA實(shí)現(xiàn)結(jié)構(gòu)，采用行列快速算法將二維算法分解為兩個(gè)一維算法實(shí)現(xiàn)，其中每個(gè)一維算法采用并行的流水線結(jié)構(gòu)，每一個(gè)時(shí)鐘處理8個(gè)數(shù)據(jù)，大大提高電路
2012-01-12 10:35:5459 誤碼儀是評(píng)估信道性能的基本測(cè)量儀器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn)，采用全新的積分式鑒相結(jié)構(gòu)，提出了一種新的誤碼測(cè)試方法，經(jīng)多次測(cè)試驗(yàn)證，方案可行，設(shè)計(jì)的系統(tǒng)穩(wěn)定。
2012-05-02 14:31:021291 
為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的
2012-06-26 15:48:3627 一種基于FPGA的以太網(wǎng)高速傳輸平臺(tái)，采用DM9000和FPGA芯片，實(shí)現(xiàn)100M以太網(wǎng)數(shù)據(jù)傳輸
2016-02-25 14:45:5617 一種改進(jìn)的CSA低功耗陣列乘法器的實(shí)現(xiàn)_徐東明
2017-01-07 21:39:442 一種梯度自適應(yīng)寬動(dòng)態(tài)CMOS圖像傳感器像素結(jié)構(gòu)_徐淵
2017-01-08 10:30:292 一種改進(jìn)性能的低頻網(wǎng)絡(luò)分析儀設(shè)計(jì)與實(shí)現(xiàn)_陳煒珩
2017-01-18 20:35:090 由于同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM內(nèi)部結(jié)構(gòu)原因?qū)е缕淇刂七壿嫳容^復(fù)雜。現(xiàn)場(chǎng)可編程邏輯門陣列FPGA作為一種半定制電路具有速度快、內(nèi)部資源豐富、可重構(gòu)等優(yōu)點(diǎn)。本文設(shè)計(jì)了一種基于FPGA的SDRAM
2017-11-18 12:42:032520 
集成電感對(duì)多相電壓調(diào)節(jié)模塊（ VRM）穩(wěn)態(tài)和動(dòng)態(tài)特性有重要影響，合理的耦合度可以提高VRM的輸出動(dòng)態(tài)響應(yīng)，并能夠降低每一通道的穩(wěn)態(tài)紋波。提出一種利用小電感單元進(jìn)行矩陣組合的陣列式集成電感，分析電感
2018-01-16 11:02:250 IMX258是一種對(duì)角線5.867毫米（1／3.06）的13兆像素CMOS有源像素型方形像素陣列圖像傳感器。它采用EXMOR RS技術(shù)，通過背光照明成像像素結(jié)構(gòu)，實(shí)現(xiàn)了列并行A/D轉(zhuǎn)換器電路
2018-07-05 08:00:00273 圖像濾波和邊緣檢測(cè)等預(yù)處理算法是視覺導(dǎo)航系統(tǒng)中道路檢測(cè)和車輛檢測(cè)等復(fù)雜視覺處理的前提，其性能和處理時(shí)間直接影響了后續(xù)圖像處理的性能及視覺系統(tǒng)的整體響應(yīng)時(shí)間。本文給出了一種基于FPGA的流水線
2018-12-13 17:56:5237 FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時(shí)鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。
2019-12-26 07:09:002283 微帶天線是應(yīng)用最廣泛的天線之一，它具有體積小、重量輕、低剖面、能與載體共形等優(yōu)點(diǎn)，目前已成為天線領(lǐng)域中研究的熱點(diǎn)之一。采用層疊貼片天線結(jié)構(gòu)可以有效增加微帶天線帶寬；采用口徑耦合的饋電方式可以減少饋電網(wǎng)絡(luò)對(duì)天線輻射單元的耦合。
2020-01-21 17:16:004991 
反射器被廣泛地用于改變天線的波瓣圖。采用一片足夠大的平板反射器，可以消除天線的背向輻射，顯著提高天線增益。文中通過選取柵格陣列天線的5個(gè)輻射單元，在其后方加一個(gè)有限大的平面反射器，然后調(diào)整
2020-08-07 18:52:001 本文提出一種適用于PAM和QAM謫制信號(hào)的主副抽頭分別調(diào)整變步長的盲均衡算法，并使用Altem公司的FPGA器件實(shí)現(xiàn)。理論分析和計(jì)算機(jī)模擬表明此盲均衡算法的收斂性能及誤碼性能均優(yōu)于cM^算法。是一種根實(shí)用的均衡算法。
2021-02-03 15:52:587 提出了一種基于FPGA實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT設(shè)計(jì)方法，采用XILINX公司最新器件VirtexII Pro，用硬件描述語言VHDL和圖形輸入相結(jié)合的方法，在ISE6.1中完成設(shè)計(jì)的輸入、綜合、編譯
2021-03-31 15:22:0011 一種基于FPGA的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)說明。
2021-04-27 14:08:4122 一種基于FPGA的分頻器的實(shí)現(xiàn)說明。
2021-05-25 16:57:0816 基于虛擬沖突陣列的路由單元體系結(jié)構(gòu)
2021-06-27 16:41:0111 FPGA_ASIC-一種改進(jìn)的2D-DCT的FPGA實(shí)現(xiàn)(核達(dá)中遠(yuǎn)通電源技術(shù)有限公司招聘文員嗎?)-該文檔為FPGA_ASIC-一種改進(jìn)的2D-DCT的FPGA實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-09-16 10:35:544 和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述
2022-12-01 10:20:052154 據(jù)麥姆斯咨詢報(bào)道，近期，南京大學(xué)張蠟寶教授課題組研制出一種接近像素級(jí)讀出的超導(dǎo)納米線單光子探測(cè)器（SNSPD）陣列
2023-08-10 09:26:542895 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論