對于一些僅需要一個次1.25V輸出的雙同步降壓控制器的應用而言，LM2657提供了一種引腳數(shù)目封裝更少的優(yōu)秀替代方案。對于那些需要三個或者四個軌的更低功耗應用，LP3906也是一種優(yōu)異的替代方案，它擁有兩個全集成1.5A同步開關式輸出和2個300mA LDO輸出，所有這些都包括在一個單封裝中。

　　如前例所示，目前大多數(shù)FPGA均要求1.50V、1.20V甚至更低的內核電壓（如Xilinx最新的Virtex 5系列FPGA，其擁有一個1.0V 65nm內核）。市場上的許多穩(wěn)壓器均有一個1.25V的常規(guī)帶隙基準電壓。圖4和5顯示了如何利用常規(guī)帶隙IC（如LM2717）驅動這類次帶隙數(shù)字負載的簡化結構圖例子。電壓轉換器的基本工作原理仍然相同，但是參考電阻式分壓器對穩(wěn)壓器輸出電壓進行編程的方式不同。

　　LP3879特性

　　l LP3879 800mA LDO擁有±1%初始輸出精度

　　l 輸入電壓：2.5V到6.0V

　　l 自定義電壓從1.0V到1.2V

　　l 關機靜態(tài)電流小于10μA

　　l 18 μV低輸出降低噪聲

　　l 可用于PSOP-8和LLP-8面貼封裝

　　在任何閉環(huán)穩(wěn)壓器電路中，將輸出電壓經(jīng)過電阻分壓器降壓調節(jié)以后，再同某個內部基準電壓進行比較。如果該基準電壓為1.25V，則需要對輸出電壓的降壓后采樣（通過FB引腳注入至穩(wěn)壓器IC）進行設置，以匹配該值，從而維持調控。在典型系統(tǒng)中，該FB分壓器放置在輸出（最高電勢）和接地（最低電勢）之間，因為FB電壓（1.25V）維持在該范圍內。在要求輸出電壓低于內部基準值的系統(tǒng)中，我們仍然需要向FB引腳提供一個匹配電壓（1.25V），但是該值不會降至VOUT（現(xiàn)在更低）和接地之間。通過在VOUT（現(xiàn)在變?yōu)樽畹碗妱莺头謮浩鞯牡投耍┖腿魏?.25V以上輔助電壓（起高電勢作用）之間放置分壓器，可以實現(xiàn)上述目標。

　　圖5所示舉例使用阿爾特拉公司的Cyclone II 1.20V FPGA和國家半導體公司的LM2717，旨在說明這種配置的最簡單實現(xiàn)方法，其高壓為3.3V軌本身。這種軌的充分濾波和良好布局很重要（我們建議，去耦陶瓷電容器靠近電阻式分壓器低端接觸3.3V軌的地方），因為次帶隙輸出的調節(jié)依賴于該軌的穩(wěn)定性。排序也很重要，因為3.3V軌需要在內核電壓輸出開啟以前出現(xiàn)以實現(xiàn)正確的調節(jié)。

　　圖5 使用3.3V軌作為次1.25V內核電壓生成輔助電壓的LM2717 1.2V內核、3.3V I/O雙集成開關式FPGA電源

　　在大多數(shù)FPGA中，額定1.20V或者1.0V內核電源電壓需要穩(wěn)定在±50 mV或者±60 mV以內，因此所有瞬態(tài)、紋波和容差變化需保持在該限制內。

　　圖6 一個LM4040分流基準用于次1.25V內核電壓生成的LM2717 1.2V內核、3.3V I/O雙集成開關式FPGA電源

　　圖6顯示了一種使用獨立電源為輔助軌供電實現(xiàn)次帶隙輸出的替代方法，此處為一個小型、低成本分流基準（精密齊納二極管），例如：LM4040CIM3-2.5 （0.5%）或者LM4040DIM3-2.5（1%）。這種方法讓3.3V輸出中出現(xiàn)的潛在瞬態(tài)不會交叉耦合至1.20V輸出調節(jié)。另外，它還允許3.3V軌在1.2V軌之后上電，或者在不妨礙1.2V輸出調節(jié)的情況下在任何時間關閉。這種輸出的精確度依賴于選定電壓基準的線壓調節(jié)。由于在應用中內核電壓精度很重要，因此選擇正確的電壓基準是關鍵。

　　現(xiàn)在，設計人員可以利用多種資源設計出適用于他們的應用的最佳電源。例如，TI公司的“電源專家”（Power Expert）軟件工具通過選擇FPGA、電源和工作條件，最后給出符合設計人員重要要求的電源IC解決方案建議，說明其是否可以達到最大效率以及設計是否簡易。另外，它還連接到TI的WEBENCH設計環(huán)境，圍繞選定穩(wěn)壓器IC和電路模擬選擇組件。