高速PCB電路板的信號(hào)完整性設(shè)計(jì)

　　摘要： 描述了高速PCB電路板信號(hào)完整性設(shè)計(jì)方法。 介紹了信號(hào)完整性基本理論， 重點(diǎn)討論了如何采用高速PCB設(shè)計(jì)方法保證高速數(shù)采模塊的信號(hào)完整性，

　　關(guān)鍵詞： 信號(hào)完整性; PCB設(shè)計(jì);

　　集成電路芯片構(gòu)成的電子系統(tǒng)朝著大規(guī)模、小體積、高速度方向發(fā)展， 信號(hào)的工作頻率也不斷提高， 使得PCB的布局布線密度變大， 輸出開(kāi)關(guān)速度過(guò)高， 引起信號(hào)延遲、時(shí)序問(wèn)題及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性問(wèn)題， 從而導(dǎo)致系統(tǒng)工作不穩(wěn)定， 甚至完全不工作。 因此， 如何在系統(tǒng)設(shè)計(jì)以及板極設(shè)計(jì)中考慮到信號(hào)完整性的因素， 并采取有效的控制措施， 成為一個(gè)設(shè)計(jì)成功的關(guān)鍵因素 。 文中在對(duì)信號(hào)完整性設(shè)計(jì)的基本理論做出一個(gè)完整的闡述。

　　1? 信號(hào)完整性基本理論

　　1. 1? 信號(hào)完整性定義

　　信號(hào)完整性（ S igna l Integrity， S I）是指在信號(hào)線上的信號(hào)質(zhì)量， 是信號(hào)在電路中能以正確的時(shí)序和電壓做出響應(yīng)的能力。 當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC 時(shí)， 該電路就有很好的信號(hào)完整性。

　　1. 2? 影響信號(hào)完整性的主要因素

　　引起信號(hào)完整性問(wèn)題的因素很多， 主要因素有延遲、反射、串?dāng)_、地彈以及電磁干擾。 信號(hào)時(shí)延主要表現(xiàn)為信號(hào)在邏輯電平的高、低門限之間變化時(shí)， 保持一段時(shí)間信號(hào)不跳變。 過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。 信號(hào)延時(shí)的原因包括驅(qū)動(dòng)過(guò)載和走線過(guò)長(zhǎng)。 傳輸時(shí)延與信號(hào)線的長(zhǎng)度、信號(hào)傳輸速度。

　　反射， 即為傳輸線上的回波。 反射信號(hào)產(chǎn)生的主要原因是過(guò)長(zhǎng)的走線、未被匹配終端的傳輸線、過(guò)量電容或電感及阻抗失配。 當(dāng)一根信號(hào)線上有信號(hào)通過(guò)時(shí)， 在PCB 板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)， 這種現(xiàn)象稱之為串?dāng)_。 信號(hào)線距離地線越近， 線間距越大， 產(chǎn)生的串?dāng)_信號(hào)越小。 地彈是指當(dāng)電路中有大的電流涌動(dòng)時(shí)產(chǎn)生的地平面反彈噪聲。 電磁干擾包括產(chǎn)生過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性兩個(gè)方面。 EM I產(chǎn)生的主要原因是電路工作頻率太高及布局、布線不合理。

　　2? 高速數(shù)據(jù)采集系統(tǒng)

　　高速數(shù)據(jù)采集系統(tǒng)原理框圖如圖1所示， 此高速數(shù)據(jù)采集系統(tǒng)體積小巧輕便， 致使電路板布局布線密度高; 系統(tǒng)時(shí)鐘運(yùn)行頻率為100MH z以上， ADC 芯片轉(zhuǎn)換率在125MH z左右， 屬于高速系統(tǒng); 同時(shí)系統(tǒng)工作還需多種電源供電， 因此對(duì)其分析必須全面考慮信號(hào)完整性

　　。

　　圖1? 數(shù)據(jù)采集系統(tǒng)原理框圖