1. Cadence 系統(tǒng)編輯環(huán)境? 2
實(shí)驗(yàn)1：Cadence 系統(tǒng)編輯環(huán)境設(shè)置與基本操作 2
2. 電路圖設(shè)計(jì)工具－Schematic 8
實(shí)驗(yàn)2：二與非門電路原理圖設(shè)計(jì) 8
實(shí)驗(yàn)3：數(shù)、?；旌?a href='http://www.makelele.cn/v/tag/123/' target='_blank' class='arckwlink_none'>集成電路原理圖設(shè)計(jì) 14
3. 電路仿真工具－ADE 18
實(shí)驗(yàn)4：ADE 環(huán)境設(shè)置18
實(shí)驗(yàn)5：差分放大器電路仿真 23
4. 版圖設(shè)計(jì)工具－Layout Editor 30
實(shí)驗(yàn)6：Layout Editor 環(huán)境設(shè)置 30
實(shí)驗(yàn)7：MOS 管版圖設(shè)計(jì) 35
實(shí)驗(yàn)8：BJT 管版圖設(shè)計(jì) 38
實(shí)驗(yàn)9：CMOS 反相器版圖設(shè)計(jì) 42
實(shí)驗(yàn)10：Pcells 版圖設(shè)計(jì) 46
實(shí)驗(yàn)11：pk44chip 芯片版圖綜合設(shè)計(jì) 53
5. 版圖驗(yàn)證工具－Diva 57
實(shí)驗(yàn)12：版圖驗(yàn)證 57
實(shí)驗(yàn)13：版圖識(shí)別 66
實(shí)驗(yàn)14：版圖改錯(cuò) 71
6. 設(shè)計(jì)性實(shí)驗(yàn) 73
實(shí)驗(yàn)15：RS 觸發(fā)器設(shè)計(jì) 73
實(shí)驗(yàn)16：靜態(tài)存儲(chǔ)器設(shè)計(jì) 76
實(shí)驗(yàn)17：三態(tài)與非門設(shè)計(jì) 79
實(shí)驗(yàn)18：基準(zhǔn)電壓源設(shè)計(jì) 81
實(shí)驗(yàn)19：CMOS 放大器設(shè)計(jì) 83
實(shí)驗(yàn)20：異或門設(shè)計(jì) 84