在研制各種實(shí)用雷達(dá)的過程中，需要通過多次實(shí)驗(yàn)來檢驗(yàn)雷達(dá)對目標(biāo)回波信號的分析處理能力。由于開發(fā)環(huán)境和實(shí)驗(yàn)條件的限制，雷達(dá)系統(tǒng)中各部件及整個系統(tǒng)的測試非常困難，受天氣狀況等因素的影響，其性能及指標(biāo)測試難以在完全真實(shí)的環(huán)境中進(jìn)行。因此，通過數(shù)字模擬的方法真實(shí)地模擬雷達(dá)回波信號很有意義。雷達(dá)回波發(fā)生器是數(shù)字仿真技術(shù)和雷達(dá)技術(shù)相結(jié)合的產(chǎn)物，它通過仿真模擬的方法產(chǎn)生目標(biāo)和環(huán)境信息的回波信號。利用這種回波信號對雷達(dá)信號處理機(jī)進(jìn)行調(diào)試、分析和評估，已成為現(xiàn)代雷達(dá)信號處理機(jī)研制和生產(chǎn)的重要手段。
　　采用DSP和FPGA/CPLD相結(jié)合的系統(tǒng)結(jié)構(gòu)綜合了兩者在系統(tǒng)控制和實(shí)時數(shù)字信號處理方面的優(yōu)勢，結(jié)構(gòu)靈活、實(shí)現(xiàn)性強(qiáng)［1］。本文提出了一種以FPGA為核心，DSP實(shí)時控制，外加PROM、Flash、CPLD以及D/A等外圍電路構(gòu)成的雷達(dá)中頻回波信號發(fā)生器的設(shè)計方法，可以通過在線編程在相同的硬件平臺上實(shí)現(xiàn)不同體制、多目標(biāo)的雷達(dá)回波。
　　1 雷達(dá)回波發(fā)生器方案設(shè)計
　　1.1 系統(tǒng)性能要求
　　本雷達(dá)回波發(fā)生器是為了對雷達(dá)信號處理機(jī)進(jìn)行測試、評估以及新的信號處理算法而開發(fā)研制的，因而在設(shè)計上要滿足通用性要求，能模擬產(chǎn)生不同體制雷達(dá)的回波信號［2］。通用性設(shè)計要求硬件外圍接口電路盡可能簡單，對各種電平規(guī)范具有兼容性；所選器件適應(yīng)性強(qiáng)，通過重配置可編程邏輯電路即可產(chǎn)生不同帶寬、不同時寬的雷達(dá)信號而不用修改硬件設(shè)計［3-4］。同時，為了真實(shí)地反映雷達(dá)目標(biāo)的復(fù)雜環(huán)境，要求雷達(dá)回波發(fā)生器能加入噪聲和干擾，從而能夠?qū)π盘柼幚頇C(jī)進(jìn)行全面的評估和檢測。
　　本雷達(dá)回波發(fā)生器要求能選擇產(chǎn)生單脈沖跟蹤、DBF、SAR 3種體制雷達(dá)的最多3個目標(biāo)的回波信號，雷達(dá)波形為簡單脈沖、線性調(diào)頻信號、相位編碼信號可選。主要技術(shù)指標(biāo)如下：
　?。?）中頻載頻頻率：30 MHz；
　?。?）系統(tǒng)基準(zhǔn)時鐘：10 MHz；
　　（3）波形存儲深度為10 K，信號采樣率100 MHz；
　?。?）幅度分辨率為12 bit；
　?。?）頻率范圍為0.37 Hz～25 MHz，頻率分辨率為0.37 Hz；
　?。?）輸出模擬信號幅度范圍為±2.5 V；
　?。?）DBF體制時天線陣元數(shù)為16個。
　　1.2 系統(tǒng)實(shí)現(xiàn)方案
　　雷達(dá)回波發(fā)生器的實(shí)現(xiàn)有以下3種方法：全硬件實(shí)現(xiàn)、微機(jī)+D/A插卡實(shí)現(xiàn)以及微機(jī)+模擬器DSP組合實(shí)現(xiàn)。由于全硬件實(shí)現(xiàn)時硬件設(shè)計過于復(fù)雜、靈活性差、微機(jī)+D/A插卡方法受D/A數(shù)據(jù)傳輸率的限制，所以目前雷達(dá)回波發(fā)生器的設(shè)計中，多采用微機(jī)+模擬器DSP組合方法。該方法靈活性好、數(shù)據(jù)量適中、易擴(kuò)充、滿足通用性要求［5］。
　　通過對幾種回波發(fā)生器實(shí)現(xiàn)方法的比較，結(jié)合本雷達(dá)回波發(fā)生器要實(shí)現(xiàn)的功能以及靈活性、通用性的設(shè)計思想，本文提出了一種新的雷達(dá)中頻回波發(fā)生器的設(shè)計與實(shí)現(xiàn)方法。該方法嚴(yán)格說仍屬于微機(jī)+模擬器DSP組合方法，但采用了微機(jī)+FPGA+DSP+D/A的組合，如圖1所示。