本文在綜合分析基于GPS的標(biāo)準(zhǔn)定時(shí)系統(tǒng)應(yīng)具備的主要功能和FPGA特點(diǎn)的基礎(chǔ)上，提出了一種基于GPS的標(biāo)準(zhǔn)定時(shí)系統(tǒng)設(shè)計(jì)方案，實(shí)現(xiàn)了高精度時(shí)間信號(hào)和時(shí)、分、秒同步脈沖的輸出，時(shí)間信息的顯示等功能。FPGA作為系統(tǒng)核心提高了數(shù)據(jù)的處理速度和同步精度。
??? 本設(shè)計(jì)采用FPGA作為GPS同步時(shí)鐘裝置的控制和數(shù)據(jù)處理核心，取代目前應(yīng)用較多的以單片機(jī)為核心的控制和數(shù)據(jù)處理單元，在減小系統(tǒng)體積、降低開(kāi)發(fā)和維護(hù)成本以及提高系統(tǒng)穩(wěn)定性的同時(shí)，通過(guò)對(duì)設(shè)計(jì)的優(yōu)化，加快了數(shù)據(jù)的處理速度，提高了同步精度，并實(shí)現(xiàn)了秒脈沖在GPS失步時(shí)的平滑切換，有著重要的應(yīng)用價(jià)值。同時(shí)，基于FPGA的設(shè)計(jì)也使系統(tǒng)實(shí)現(xiàn)了小型化的目標(biāo)，提高了系統(tǒng)穩(wěn)定性，并使維護(hù)和升級(jí)更加方便。
通過(guò)時(shí)序仿真和分析驗(yàn)證，基于FPGA的設(shè)計(jì)方案完全能夠滿足GPS同步時(shí)鐘對(duì)于較高的同步精度的要求。FPGA芯片總的邏輯單元占用情況為系統(tǒng)升級(jí)預(yù)留了較多的資源。以此設(shè)計(jì)作為平臺(tái)，根據(jù)不同的應(yīng)用要求，可以方便地?cái)U(kuò)展出不同的功能單元，比如網(wǎng)絡(luò)授時(shí)接口、IRIG-B編碼輸出等更多形式的輸出模塊。