簡要介紹廣泛應用于雷達信號處理中的恒虛警率（ CFAR） 的基本原理。通過對數(shù)據(jù)流的分析， 依據(jù)CFAR 算法規(guī)則簡單的特點， 提出一種基于FPGA 的實現(xiàn)方案， 并詳細介紹用FPGA 實現(xiàn)CFAR 的原理、電路組成和各部分電路的設計方法。

　　雷達系統(tǒng)通常要求能夠在比熱噪聲更為復雜和不確知的背景環(huán)境中檢測目標的存在并保持給定的虛警概率， 為此， 必須采用自適應門限檢測電路。利用自動檢測電路來估測接收機的輸出， 以保持一個恒虛警率的系統(tǒng)便稱為恒虛警率（ CFAR ） 系統(tǒng)。CFAR 技術是雷達自動檢測系統(tǒng)中給檢測策略提供檢測閾值， 其關鍵是選定一個合適的自適應檢測門限來保持目標檢測時虛警概率的恒定， 以期在檢測的“ 虛警”和“漏檢”間尋找到一個最佳平衡點。

　　實現(xiàn)CFAR 處理， 傳統(tǒng)方案是采用DSP 加軟件的方法實現(xiàn)， 即用通用DSP 芯片構造硬件處理機平臺， 通過編寫處理軟件實現(xiàn)CFAR 算法。這種方案對于距離分辨率不高的寬脈沖雷達來說， 是一種簡單可行的方法， 但對于窄脈沖雷達， 由于距離維采樣頻率很高， 要求處理機硬件平臺提供超高的運算速度， FPGA 以其高的處理速度成為實現(xiàn)CFAR 算法的一種好的選擇。

　　本文提出一種基于FPGA 的實現(xiàn)方案， 該方案依據(jù)CFAR 算法的獨立性、規(guī)則性、算法的簡單性和運算密集性等特點， 僅用了一個加法器、兩個乘法器和一個比較器加以實現(xiàn)， 并且通過改變系統(tǒng)中的D 觸發(fā)器的級聯(lián)數(shù)就可實現(xiàn)不同前、后窗長度的處理。